【正文】 ............................................................................... 17 狀態(tài)機(jī)的優(yōu)勢 ........................................................................................ 18 仿真及仿真結(jié)果分析 結(jié)束語 ............................................................................................................................ 20 參考文獻(xiàn) ........................................................................................................................ 21 致謝 ................................................................................................................................ 22 附錄 ................................................................................................................................ 23 ..................................................................................... 23 目錄 IV ............................................................................. 25 ................................................................................. 26 ......................................................................... 28 ................................................................................. 32 外文資料原文 .................................................................................. 錯誤 !未定義書簽。 動態(tài)數(shù)碼管掃描 電路 .............................................. 錯誤 !未定義書簽。 Simulation目錄 III 目錄 第 1 章 引言 ................................................................................................................. 1 第 2 章 EDA 技術(shù)概述 ................................................................................................ 2 EDA 技術(shù)及其發(fā)展 ............................................................................................ 2 EDA 與傳統(tǒng)電子設(shè)計(jì)方法的 比較 .................................................................... 2 EDA 的工程設(shè)計(jì)流程 ........................................................................................ 2 第 3 章 可編程技術(shù)簡介 ............................................................................................. 4 可編程邏輯器件概述 ........................................................................................ 4 FPGA/CPLD 概述 ............................................................................................... 4 硬件描述語言介紹 ............................................................................................ 5 選擇 VHDL 硬件描述語言設(shè)計(jì)的優(yōu)勢 ........................................................... 6 軟件開發(fā)工具 Quartus II 簡介 ......................................................................... 6 第 4 章 智能 交通控制系統(tǒng)的設(shè)計(jì) ............................................................................. 8 系統(tǒng)功能分析 .................................................................................................... 8 系統(tǒng)結(jié)構(gòu)設(shè)計(jì) .................................................................................................... 9 系統(tǒng)程序?qū)崿F(xiàn) ................................................................................................. 10 分頻計(jì)數(shù) 電路 .......................................................... 錯誤 !未定義書簽。 關(guān)鍵詞 ： 交通信號燈 ； VHDL； 仿真 ABSTRACT II ABSTRACT One important characteristic of the EDA is that the design documents should be pleted by the HDL, the digital circuit experiment utilized veryhighspeed integrated circuit hardware description language(VHDL) may reduce the difficulties of digital system designing, and it is widely used by electronic designer now. Aiming at the design problem of traffic light controller, this paper puts forward a hardware realization method of traffic light system with VHDL. By analyzing the architecture of system, it gives the program of each module with VHDL using hierarchical design means. It also gives the simulation results by QuartusⅡ . Optimizes the design through the electric circuit, may use the scale smaller programmable logic chip, thus reduces the system cost. Key word: Streettraffic control lights。 通過對系統(tǒng)進(jìn)行結(jié)構(gòu)分析 ，采用 了 層次化的設(shè)計(jì)方法 ， 給出了 各個模塊 的 VHDL 程序 ，并且 利用 Quartus Ⅱ?qū)?應(yīng)用 程序進(jìn)行了仿真 ， 并給出了 相應(yīng)的 仿真結(jié)果 。摘要 I 摘要 EDA 技術(shù)的一個重要特征就是使用硬件描述語言 (HDL)來完成系統(tǒng)的設(shè)計(jì)文件 ， 應(yīng)用 VHDL 的數(shù)字電路實(shí)驗(yàn)降低了數(shù)字系統(tǒng)的設(shè)計(jì)難度 ,這在電子設(shè)計(jì)領(lǐng)域已得到設(shè)計(jì)者的廣泛采用 。 本設(shè)計(jì) 就 是 針對交通信號燈控制器的設(shè)計(jì)問題 ， 提出了基于 VHDL 語言的交通信號燈 系統(tǒng)的硬 件實(shí)現(xiàn)方法 。 通過電路優(yōu)化設(shè)計(jì) ,可以使用規(guī)模更小的可編程邏輯芯片 ,從而降低系統(tǒng)成本。 VHDL。 交通信號控制器 電路 .............................................. 錯誤 !未定義書簽。 .................................................................................. 錯誤 !未定義書簽。 翻譯文 稿 .......................................................................................... 錯誤 !未定義書簽。在交叉 路 口如何解決混合交通流中的相互影響，就是解決問題的關(guān)鍵 所在 ！隨著我國經(jīng)濟(jì)的穩(wěn)步發(fā)展，人民生活水平 的 日漸提高，越來越多的汽車進(jìn)入尋常百姓的家庭，再加上政府大力 地 發(fā)展公交、出租車 行業(yè) ， 道路上的 車輛越來越多，使得城市的交通成為了一個主要的問題。 要解決這些問題 不僅要求道路越來越寬闊，而且更需要 有新 的交通管理模式出臺。但是這些控制方法的功能修改及調(diào)試都需要硬件電路的支持，在一定程度上增加了功能修改及系統(tǒng)調(diào)試的困難。 EDA 技術(shù)是用于電子產(chǎn)品設(shè)計(jì)中比較先進(jìn)的技術(shù)，可以代替設(shè)計(jì)者完成電子系統(tǒng)設(shè)計(jì)中的大部分工作 ，而且可以直接從程序中修改錯誤及系統(tǒng)功能而不需要硬件電路的支持，既縮短了研發(fā)周期，又大大節(jié)約了成本，受到了電子工程師的青睞。 2 第 2章 EDA 技術(shù)概述 EDA 技術(shù)及其發(fā)展 現(xiàn)代電子設(shè)計(jì)技術(shù)的核心是 EDA（ Electronic Design Automation）技術(shù)。 EDA 技術(shù)使得設(shè)計(jì)者的工作僅限于利用軟件的方式，即利用硬件描述語言和 EDA 軟件來完成對系統(tǒng)硬件功能的實(shí)現(xiàn)。因此， EDA 技術(shù)是現(xiàn)代電子設(shè)計(jì)的發(fā)展趨勢。在仿真和設(shè)計(jì)兩方面支持標(biāo)準(zhǔn)硬件描述語言的功能越來越強(qiáng)大，軟硬件技術(shù)也進(jìn)一步得到了融合，在電子行業(yè)的產(chǎn)業(yè)領(lǐng)域、技術(shù)領(lǐng)域和設(shè)計(jì)應(yīng)用領(lǐng)域得到了進(jìn)一步的肯定，使得復(fù)雜電子系統(tǒng)的設(shè)計(jì)和驗(yàn)證趨于簡單化。 EDA 的工程設(shè)計(jì)流程 假設(shè)我們需要建造一棟樓房，第一，我們需要進(jìn)行 “建筑設(shè)計(jì) ”——用各種設(shè)計(jì)第 2 章 EDA 技術(shù)概述 3 圖紙把我們的建筑設(shè)想表示出來；第二，我們要進(jìn)行 “建筑預(yù)算 ”——根據(jù)投資規(guī)模、擬建樓房的結(jié)構(gòu)及有關(guān)建房的經(jīng)驗(yàn)數(shù)據(jù)等計(jì)算需要多少基本的建筑材料 (如磚、水泥、預(yù)制塊、門、窗戶等 )； 第三，根據(jù)建筑設(shè)計(jì)和建筑預(yù)算進(jìn)行 “施工設(shè)計(jì) ”——這些磚、水泥、預(yù)制塊、門、窗戶等具體砌在房子的什么部位，相互之間怎樣連接；第四，根據(jù)施工圖進(jìn)行 “建 筑施工 ”——將這些磚、水泥、預(yù)制塊、門、窗戶等按照規(guī)定施工建成一棟樓房；最后，施工完畢后，還要進(jìn)行 “建筑驗(yàn)收 ”——檢驗(yàn)所建樓房是否符合設(shè)計(jì)要求。 那么，對于目標(biāo)器件為 FPGA 和 CPL D 的 VHD 設(shè)計(jì)，其工程設(shè)計(jì)步驟如何呢？ EDA 的工程設(shè)計(jì)流程與上面所描述的基建流程類似：第一需要進(jìn)行 “源程序的編輯和編譯 ”——用一定的邏輯表達(dá)手段將設(shè)計(jì)表達(dá)出來；第二要進(jìn)行 “邏輯綜合 ”——將用一定的邏輯表達(dá)手段表達(dá)出來的設(shè)計(jì)，經(jīng)過一系列的操作，分解 成一系列的基本邏輯電路及對應(yīng)關(guān)系 (電路分解 )；第三要進(jìn)行 “目標(biāo)器件的布線 /適配 ”——在選定的目標(biāo)器件中建立這些基本邏輯電路及對應(yīng)關(guān)系 (邏輯實(shí)現(xiàn) )；第四，目標(biāo)器件的編程 /下載 ——將前面的軟件設(shè)計(jì)經(jīng)過編程變成具體的設(shè)計(jì)系統(tǒng) (物理實(shí)現(xiàn) )；最后，要進(jìn)行硬件仿真 /硬件測試 ——驗(yàn)證所設(shè)計(jì)的系統(tǒng)是否符合設(shè)計(jì)要求。綜上所述， EDA 的工程設(shè)計(jì)的基本流程如圖 所示 圖 21 EDA 工程設(shè)計(jì) 硬件測試測試電路仿真器功能仿真