【正文】 作 P C B系 統(tǒng) 實(shí) 現(xiàn) 圖 湖南工學(xué)院畢業(yè)設(shè)計(jì)（論文） 5 仿真通過后，根據(jù)原理圖產(chǎn)生的電氣連接網(wǎng)絡(luò)表進(jìn)行 PCB 板的自動布局布線。在進(jìn)行系統(tǒng)仿真時(shí)，必須要有元件模型庫的支持，計(jì)算機(jī)上模擬的輸入輸出波形代替了實(shí)際電路調(diào)試中的信號源和示波器。電子工程師接受系統(tǒng)設(shè)計(jì)任務(wù) 后，首 先確定設(shè)計(jì)方案，并選擇能實(shí)現(xiàn)該方案的合適元器件，然后根據(jù)具體的元器件設(shè)計(jì)電路原理圖。湖南工學(xué)院畢業(yè)設(shè)計(jì)（論文） 4 框架結(jié)構(gòu)能將來自不同 EDA 廠商的工具軟件進(jìn)行優(yōu)化組合，集成在一個易于管理的統(tǒng)一的環(huán)境之下，而且還支持任務(wù)之間、設(shè)計(jì)師之間以及整個產(chǎn)品開發(fā)過程中的信息傳輸與共享，是并行工程和自頂向下設(shè)計(jì)方法的實(shí)現(xiàn)基礎(chǔ)。 4． EDA 系統(tǒng)框架結(jié)構(gòu) EDA系統(tǒng)框架結(jié)構(gòu) (Framework)是一套配置和使用 EDA軟件包的規(guī)范。 (3)VHDL 的設(shè)計(jì)不依賴于特定的器件，方便了工藝的轉(zhuǎn)換。 VHDL還具有以下優(yōu)點(diǎn)： (1)VHDL 的寬范圍描述能力使它成為高層次設(shè)計(jì)的核心，將設(shè)計(jì)人員的工作重心提高到了系統(tǒng)功能的實(shí)現(xiàn)與調(diào)試，而花較少的精力于物理實(shí)現(xiàn)。為了克服以上不足， 1985 年美國國防部正式推出了高速集成電路硬件描述語言 VHDL， 1987 年IEEE采納 VHDL 為硬件描述語言標(biāo)準(zhǔn)（ IEEESTD－ 1076）。而且 VHDL 語言可讀性強(qiáng)，易于修改和發(fā)現(xiàn)錯誤。 （ HDL）是一種用于設(shè)計(jì)硬件電子系統(tǒng)的計(jì)算機(jī)語言，它用軟件編程的方式來描述電子系統(tǒng)的邏輯功能、電路結(jié)構(gòu)和連接形式，與傳統(tǒng)的門級描述方式相比，它更適合大規(guī)模系統(tǒng)的設(shè)計(jì)。 可編程邏輯器件自 70 年代以來，經(jīng)歷了 PAL、 GAL、 CPLD、 FPGA幾個發(fā)展階段，其中CPLD/FPGA 屬高密度可編程邏輯器件，目前集成度已高達(dá) 200萬門 /片，它將掩模 ASIC 集成度高的優(yōu)點(diǎn)和可編程邏輯器件設(shè)計(jì)生產(chǎn)方便的特點(diǎn)結(jié)合在一起，特別適合于樣品研制或小批量產(chǎn)品開發(fā)，使產(chǎn)品能以最快的速度上市，而當(dāng)市場擴(kuò)大時(shí)，它可以很容易地轉(zhuǎn)由掩模 ASIC 實(shí)現(xiàn)，因此開 發(fā)風(fēng)險(xiǎn)也大為降低。這種設(shè)計(jì)方法的優(yōu)點(diǎn)是芯片可以獲得最優(yōu)的性能，即面積利用率高、速度快、功耗低，而缺點(diǎn)是開發(fā)周期長，費(fèi)用高，只適合大批量產(chǎn)品開發(fā)。 ASIC 按照 設(shè)計(jì)方法的不同可分為全定制 ASIC、半定制 ASIC湖南工學(xué)院畢業(yè)設(shè)計(jì)（論文） 3 和可編程 ASIC（也稱為可編程邏輯器件）。 2． ASIC 設(shè)計(jì)現(xiàn)代電子產(chǎn)品的復(fù)雜度日益提高，一個電子系統(tǒng)可能由數(shù)萬個中小規(guī)模集成電路構(gòu)成，這就帶來了體積大、功耗大、可靠性差的問題。然后，用綜合優(yōu)化工具生成具體門電路的網(wǎng)絡(luò)表，其對應(yīng)的物理實(shí)現(xiàn)級可以是印刷電路板或?qū)Ｓ眉呻娐贰? 高層次設(shè)計(jì)是一種“自頂向下”的全新設(shè)計(jì)方法，這種設(shè)計(jì)方法首先從系統(tǒng)設(shè)計(jì)入手，在頂層進(jìn)行功能方框圖的劃分和結(jié)構(gòu)設(shè)計(jì)。下面介紹與 EDA基本特征有關(guān)的幾個概念。 90年代為電子系統(tǒng)設(shè)計(jì)自動化(EDA)階段。與 CAD 相比， CAE除了有純粹的圖形繪制功能外，又增加了電路功能設(shè)計(jì)和結(jié)構(gòu)設(shè)計(jì)，并且通過電氣連接網(wǎng)絡(luò)表將兩者結(jié)合在一起，實(shí)現(xiàn)了工程設(shè)計(jì)。 70年代為計(jì)算機(jī)輔助設(shè)計(jì) (CAD)階段，人們開始用計(jì)算機(jī)輔助進(jìn)行 IC 版圖編輯、 PCB布局布線，取代了手工操作。 湖南工學(xué)院畢業(yè)設(shè)計(jì)（論文） 2 第 2 章 EDA 技術(shù)的介紹 電子設(shè)計(jì)技術(shù)的核心就是 EDA 技術(shù)， EDA 是指以計(jì)算機(jī)為工作平臺，融合應(yīng)用電子技術(shù)、計(jì)算機(jī)技術(shù)、智能化技術(shù)最新成果而研制成的電子 CAD 通用軟件包，主要能輔助進(jìn)行三方面的設(shè)計(jì)工作，即 IC 設(shè)計(jì)、電子電路設(shè)計(jì)和 PCB 設(shè)計(jì)。隨著 EDA技術(shù)的快速發(fā)展 ， VHDL 已廣泛應(yīng)用于電子設(shè)計(jì)與控制的各個方面 本文采用 VHDL 語言來設(shè)計(jì)實(shí)用六層電梯控制器，其代碼具有良好的可讀性和易理解性，源程序經(jīng) A1tera 公司的 Quartus II 軟件仿真，目標(biāo)器件選用 CPLD 器件。 VHDL 還支持各種設(shè)計(jì)方法，既支持自底向上的設(shè)計(jì)，又支持自頂向下的設(shè)計(jì)；既支持模塊化設(shè)計(jì)，又支持層次化設(shè)計(jì)。它具有多層次的設(shè)計(jì)描述功能，層層細(xì)化，最后可直接生成電路級描述。這種將設(shè)計(jì)實(shí)體分成內(nèi)外部分的概念是 VHDL系統(tǒng)設(shè)計(jì)的基本點(diǎn)。VHDL的程序結(jié)構(gòu)特點(diǎn)是將一項(xiàng)工程設(shè)計(jì)，或稱設(shè)計(jì)實(shí)體（可以是一個元件，一個電路模塊或一個系統(tǒng)）分成外部（或稱可視部分 ,及端口 )和內(nèi)部（或稱不可視部分），既涉及實(shí)體的內(nèi)部功能和 算法完成部分。 VHDL 主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)，行為，功能和接口。信號燈控制進(jìn)程中，信號燈存儲按鍵請求情況，它的熄滅是由狀態(tài)機(jī)進(jìn)程中傳出的信號來控制。運(yùn)用有限狀態(tài)機(jī)的設(shè)計(jì)方法，設(shè)計(jì)了兩個進(jìn)程相互配合，狀態(tài)機(jī)進(jìn)程作為主要進(jìn)程，信號燈控制進(jìn)程作為輔助進(jìn)程。 VHDL 主要用于描述數(shù)字系統(tǒng)的接口，結(jié)構(gòu)和功能，它的語法簡單易懂，移植性好。隨著社會需求的變化，電梯朝著節(jié)能、環(huán)保及智能化方向發(fā)展。湖南工學(xué)院畢業(yè)設(shè)計(jì)（論文） 2021 屆畢業(yè)設(shè)計(jì)說明書 基于 GW48EDA 實(shí)驗(yàn)箱的設(shè)計(jì) 系 、 部： 電氣與信息工程 學(xué)生姓名： AAA 指導(dǎo)教師： AAA 職稱 高級工程師 專 業(yè)： 電子信息工程技術(shù) 班 級： 0901 完成時(shí)間： 2021 年 5 月 湖南工學(xué)院畢業(yè)設(shè)計(jì)（論文） 摘 要 電梯作為垂直方向的交通工具，在高層建筑和公共場所已成為不可或缺的設(shè)備。中國是全球最大的電梯市場，也具有最強(qiáng)的電梯生產(chǎn)能力，但由于缺乏自主知識產(chǎn)權(quán)和核心技術(shù)，自主品牌占 市場 的份額很少。 EDA 技術(shù)打破了軟件和硬件間的壁壘，是計(jì)算機(jī)的軟件技術(shù)與硬件實(shí)現(xiàn)、設(shè)計(jì)效率與產(chǎn)品能合二為一，它代表了電子技術(shù)和應(yīng)用技術(shù)的發(fā)展方向。 本設(shè)計(jì)采用 VHDL，源程序 Altera 公司的 Quartus II 軟件仿真。在主進(jìn)程中定義了 7個狀態(tài)，分別是“ stopon1”“ dooropen”“ doorclose”“ doorwait4”“ up”“ down”和“ stop” ,在電梯時(shí)鐘的觸發(fā)下，通過當(dāng)前狀態(tài)和信號燈信號判定下一狀態(tài)。 關(guān)鍵字 ：電梯控制器； VHDL； 狀態(tài)機(jī)； CPLD 湖南工學(xué)院畢業(yè)設(shè)計(jì)（論文） ABSTRACT Elevator has bee an indispensable device as a vertical transport in highrise buildings and public places. China is the world’s largest elevator market ,and also has the highest lift capacity. But the lack of independent intellectual property rights and core technologies, the market share of own brands account for very little. With the changing of the munity’s needs, elevator develop towards energy saving, environmental protection and intelligent. EDA breaks the barriers between hardware and software. Not only the puter software technology and hardware but also the design efficiency and product performance are bined. EDA represents the electronic design technology and application technology’s development. VHDL digital system is mainly used to describe the interface, structure and function. Its syntax is easy and transplantable. This design which uses VHDL simulated by Altera’s Quartus II software. I use method named finite state machine which two processes plement each other. The state machine process act as the main process, and the signal control process act as a assistant. Seven states were defined in the main process, namely “stopon1” “dooropen” “doorclose” “doorwait4” “up” “down” and “stop”. Triggered by the lift’s clock, the next state is determined by the current state and the signal. In signal control process, registers keep input value, and lamps black out when the control process, registers keep input value, and lamps black out when the control signal in the main process is high value. Key words: Elevator Controller； VHDL State Machine； CPLD 湖南工學(xué)院畢業(yè)設(shè)計(jì)（論文） 目 錄 第 1 章 緒論 ............................................................. 1 第 2 章 EDA 技術(shù)的介紹 .................................................... 2 EDA 技術(shù)的基本特征 ................................................ 2 EDA 技術(shù)的基本設(shè)計(jì)方法 ............................................ 4 QuartusII 軟件介紹 ................................................ 7 第三章 EDA 實(shí)驗(yàn)箱使用和介紹 ............................................... 8 GW48 系統(tǒng)使用注意事項(xiàng) ............................................. 8 GW48 系統(tǒng)主板結(jié)構(gòu)與使用方法 ....................................... 8 模式選擇 ......................................................... 12 第四章 總體方案設(shè)計(jì) ..................................................... 12 設(shè)計(jì)的目的 ....................................................... 13 設(shè)計(jì)要求 ........................................................ 13 設(shè)計(jì)的基礎(chǔ)依據(jù) ................................................... 13 語言介紹 ............................................... 14 VHDL 的特點(diǎn) ................................................ 14