【正文】 發(fā)出命令后，遠程終端才能做出響應，也即遠程終端永遠是被動的，即使它想給 BC 或者給別的 RT 發(fā)信息?？偩€控制器（ BC）是總線系統(tǒng)上傳輸?shù)男畔⒉⒂羞x擇地提取信息以備后用的終端。終端是使數(shù)據(jù)總線和子系統(tǒng)相連接的電子組件。同步頭分為兩種 :前 電平，后 (方式指令字 )或者狀態(tài)字 ； 前 ，后 為數(shù)據(jù)字 [15]。數(shù)據(jù)是以曼徹斯特編碼的方式傳輸?shù)摹Ｗ詈笠晃粸樾ｒ炍唬?1553B協(xié)議規(guī)定總線上傳輸?shù)臄?shù)據(jù)全部采用奇校驗，這種做法方便各個終端設備的接口統(tǒng)一，保證數(shù)據(jù)傳輸?shù)目煽啃?。每種字的字長為 20位，因為總線數(shù)據(jù)傳輸速率是 1Mb1t/s，所以傳輸每一位需要 1us的時間， 傳輸一個完整的字需要 20us。 1553 字結構 1553B總線協(xié)議規(guī)定，總線上數(shù)據(jù)是以曼徹斯特編碼的字格式進行傳輸?shù)摹膰鴥?nèi)來看， VHDL 的參考書很多，便于查找資料，而 VerilogHDL 的參 考書則很少，這給學習 Verilog HDL 帶來不少困難。學習 VHDL 比學習 Verilog 難一些，但 Verilog自由的語法也使得的初學者容易上手但也容易出錯。 VHDL 和 VerilogHDL 兩者相比， VHDL是一種高級的描述語言，通常更適合行為級和 RTL 級的描述，可以用于高級建模，而 VerilogHDL 則是一種比較低級的描述語言，更適合于 RTL 級，尤其是門級電路的描述，易于控制電路的資源。 veriIog HDL 和 VHDL 的比較 目前最主要的硬件描述語言是 VHDL 和 Verilog HDL。這些模塊可以預先設計或者使用以前設計中的存檔模塊 ， 將這 些模塊存放在庫中 ， 就可以在以后的設計中進行復用 [11]。 (5) VHDL 語言程序易于共享和復用 VHDL 語言采用基于庫 ( library) 的設計方法。這樣做的好處是可以使設計人員集中精力進行電路設計的優(yōu)化 ， 而不需要考慮其他的問題。 (3) VHDL 語言具有很強的移植能力 VHDL 語言很強的移植能力主要體現(xiàn)在 ： 對于同一個硬件電路的 VHDL 語言描述 ， 它可以從一個模擬器移植到另一個模擬器上、從一個綜合器移植到另一個綜合器上或者從一個工作平臺移植到另一個工作平臺上去執(zhí)行。 VHDL 語言的強大描述能力還體現(xiàn)在它具有豐富的數(shù)據(jù)類型。 (2) VHDL 語言具有強大的硬件描述能力 [10] VHDL 語言具有多層次的電路設計描述功能，既可描述系統(tǒng)級電路 ， 也可以描述門級電路；描述方式既可以采用行為描述、寄存器傳輸描述或者結構描述，也可以采用三者的混合描述方式。 此外 ， VHDL 語言能夠同時支持同步電路、異步電路和隨機電路的設計實現(xiàn) , 這是其他硬件描述語言所不能比擬的。歸納起來 VHDL 語言主要具有以下優(yōu)點： (1) VHDL 語言功能強大 ， 設計方式多樣 VHDL 語言具有強大的語言結構 ， 只需采用簡單明確的 VHDL 語言程序就可以描述十分復雜的硬件電路。具體如表 所 示。在這個標準中，加入了 Verilog HDLA 標準，使 Verilog 有了模擬設計描述的能力 [11][12]。 1990 年，Cadence 公司決定公開 VerilogHDL 語言，于是成立了 OVI（ Open Verilog International）組織，負責 促進 Verilog HDL 語言的發(fā)展。 隨著 VerilogXL算法的成功， Verilog HDL 語言得到迅速發(fā)展。一個數(shù)字 系統(tǒng)（硬件）就是多個器件通過一定的連線關系組合在一塊的。 VeriIog HDL 在數(shù)字電路設計中，數(shù)字電路可簡單歸納為兩種要素：線和器件。而“ and”就是一個與門器件 [10]。”就是一個與門的形式描述，“ C = A amp。數(shù)字邏輯電路設計者可利用這種語言來描述自己的設計思想，然后利用 EDA 工具進行仿真，再自動綜合到門級電路，最后用 ASIC或 FPGA 實現(xiàn)其功能 [7]。因此， FPGA 的使用非常靈活。當需要修改 FPGA 功能時，只需換一片 EPROM 即可。掉電后， FPGA 恢復成白片，內(nèi)部邏輯關系消失，因此， FPGA 能夠反復使用。用戶可以根據(jù)不同的配置模式，采用不同的編程方式。 可以說， FPGA 芯片是小批量系統(tǒng)提高系統(tǒng)集成度、可靠性的最佳選擇之一。 4） FPGA 是 ASIC 電路中設計周期最短、開發(fā)費用最低、風險最小的器件之一。 2） FPGA 可做其它全定制或半定制 ASIC 電路的中試樣片。圖 給出了 ManehesterIx 編碼的方式 同時此種編碼方式還能與變壓器禍合相協(xié)調(diào)，十分適合用在變壓器禍合形式，長度為 6m(20 英尺 )左右的場合，在航空電子綜合系統(tǒng)中，它是最主要的編碼形式 [8]。它本身包含了自定時的信息，因此它不需要獨立的信道來傳輸位定時信息，它可以直接從數(shù)據(jù)中分離出定時時鐘，在傳輸代碼信息的同時，也將時鐘同步信號一起傳輸?shù)綄Ψ?，每位編碼中 有一跳變，不存在直流分量，因此具有自同步能力和良好的抗干擾性能 [7]。它在每個碼位中點存在一個跳變。 編碼方式 1553B 總線上數(shù)據(jù)是以雙相曼徹斯特編碼的方式傳輸?shù)摹? (4)具有命令 /響應以及“廣播”通訊方式， BC 能夠以“廣播”方式向所有 RT 發(fā)送一個時間同步消息，這樣總線上的所有消息傳輸都由總線控制器發(fā)出的指令來控制，相關終端對指令應給予響應并執(zhí)行操作。而方式命令不僅使系統(tǒng)能完成數(shù)據(jù)通訊控制任務，還能調(diào)查故障情況并完成容錯管理功能。 南昌航空大學學士學位論文 4 (2)合理的差錯控制措施和特有的方式命令，為確保數(shù)據(jù)傳輸?shù)耐暾裕?1553B 采用了合理的差錯控制措施 —— 反饋重傳糾錯方法。 MILSTD1553B 的其可靠性、穩(wěn)定性的特點，在美國等過早已得到認可，且對1553B 的使用，已由軍飛機的使用擴展到坦克、船舶、衛(wèi)星、武器等領域。從推出到現(xiàn)在，經(jīng)過三十年的發(fā)展， 1553B 總線技術也在不斷的改進。 南昌航空大學學士學位論文 3 第 6 章 ： 總結了本文的研究設計工作，并對將來進一步的工作做了展望。 第 4 章 ： 應用 1553B 總線接口的具體設計與 實現(xiàn) FPGA， 并最后 對其中每個小模塊的設計作 詳細的 設計 。 第 2 章 ： 查找一些 MILSTD1553B 數(shù)據(jù)總線協(xié)議 的 資料 ， 并對其進行初步的制定步驟。完成相應的 軟件系統(tǒng)語言 程序最后經(jīng)綜合和仿真驗證后，在特定的 FPGA 中實現(xiàn)。對系統(tǒng)進行了總體分析及結構設計，使用硬件描述語言 VHDL 對設計進行了描述，最后在 FPGA上進行了實現(xiàn)。如成都恩菲特公司自主研發(fā)的 eph31580 型芯片 [1]。目前 1553B 總線已經(jīng)成為在航空航天領域占統(tǒng)治地位的總線標準。美國軍方提出的 MILSTD1553B 數(shù)據(jù)總線協(xié)議就是在航空電子綜合化技術發(fā)展過程中形成的現(xiàn)代航空機載系統(tǒng)設備互聯(lián)的網(wǎng)絡接口標準 。 航空電子系統(tǒng)中，不僅需 要不同的硬件接口來應付不同的航空設備，而且航空設備內(nèi)部接口連線也十分復雜和混亂，可靠性能也不高 [3]。 技術的核心問題是實現(xiàn)信息采集、處理、分配、存儲的一個系統(tǒng)。與此同時，信息工程、計算機技術、控制技術、電子技術都有了長足的進步。 這 些器件優(yōu)化了 1553B 總線通訊接口 ,減輕了主機的通訊負擔 ,從而提高了系統(tǒng)的可靠性 [3]。雖然其傳輸速率只有 1Mbit/s,但它并沒有因后來發(fā)展起來的高速網(wǎng)遭淘汰 , 而是隨微電子技術和計算機技術的發(fā)展而不斷提高 。 1553B 總線最初是在七十年代末為適應飛機的發(fā)展由美國提出的飛機內(nèi)部電子系統(tǒng)聯(lián)網(wǎng)標準，其后由于它的高可靠性和靈活性而在其他的機動武器平臺上也得到了較廣泛的應用 。南昌航空大學學士學位論文 1 1 緒論 引言 隨著科技的發(fā)展及戰(zhàn)爭的需要，戰(zhàn)車、艦船、 飛機等武器平臺上電子設備越來越多，越來越復雜，于是將電子設備按一定的協(xié)議聯(lián)網(wǎng)加以有效地綜合，使之達到資源和功能共享已成為必然的要求。電子綜合的支撐技術是聯(lián)網(wǎng)技術，而武器平臺上的聯(lián)網(wǎng)技術不同于一般的局域網(wǎng)絡技術，它特別強調(diào)網(wǎng)絡的可靠性和實時性 [1]。 MILSTD1553B 是 70 年代 發(fā)展起來的“ 飛機內(nèi)部時分制指令響應式多路傳輸數(shù)據(jù)總線” ,它具有可靠性高、速度快、反應靈敏、雙冗余等特點 ,特別適用于快速反應武器系 統(tǒng) [2]。 世界上許多集成電路公司和廠家都不斷開發(fā)和生產(chǎn)集成度更高、通用性更強的 1553B 總線系列器件。 國內(nèi)外 1553B 總線研究發(fā)展狀況及涉及領域 隨著時代 的發(fā)展，對于增加飛機推力、改善氣動性能等技術的成熟，航空系統(tǒng)設計任務的重點，逐漸集中在飛機內(nèi)部的電子設計上。航空電子綜合化技術就是在這樣的背景下產(chǎn)生的 [3]。MILSTD1553B 多路總線是綜合化航空電子系統(tǒng)設備間的數(shù)據(jù)交換紐帶，它將所有的綜合化航空電子子系統(tǒng)連接在一起，共同構成具有特殊性的分布式計算機網(wǎng)絡，從而實現(xiàn)綜合系統(tǒng)內(nèi)部的信息共享和系統(tǒng)綜合化控制 。為了解決這個狀況，提出了在航空電子系統(tǒng)中使用數(shù)據(jù)總線，使得不同的航空電子設備之間能夠互相通信。 從推出到現(xiàn)在，經(jīng)過三十多年的發(fā)展， 1553B 總線技術也在不斷的改進。 南昌航空大學學士學位論文 2 國內(nèi)對 1553B 總線協(xié)議進行了跟蹤研究 ,制定了相 應的國軍標 GJB289A,科研院所和相關單位在這方面做了大量的工作，也取得了一定的成績。 如圖 所示： 圖 成都恩菲特 eph31580 型芯片 本論文的研究內(nèi)容 及安排 從接口實現(xiàn)的具體功能出發(fā)，采用自頂向下的設計思想，結合大型可編程邏輯器件的特點，提出了一種基于 FPGA 的 1553B 總線接口系統(tǒng)的設計方法。 1553B 總線系統(tǒng)的關鍵核心部分是總線接口芯片，在充分檢索相關資料后，對MILSTD1553B 數(shù)據(jù)總線協(xié)議進行分析研究，設計基于 FPGA 的 1553B 總線控制器，并要設計預留工作方式選擇信號及控制信號，以可將總線控制器、遠程終端接口、總線監(jiān)視器結合起來以達到通用航空總線接口的功能。 采取的設計步驟 安排如下 ： 第 1章 ： 主要闡述了 MILSTD1553B總線技術的 國內(nèi)外 發(fā)展 情況以及相關 領域 的運用。 第 3 章 ： 結合 相關書籍 和設計方法對 1553B 總線接口 提出 總體 的 設計方案。 第 5 章 ： 1553B 總線接口試驗分析，主要介紹總線接口芯片測試系統(tǒng)設計及其測試的結果分析以及系統(tǒng)性能分析。 2 MILSTD1553B 數(shù)據(jù)總線協(xié)議簡介 1553B 數(shù)據(jù)總線的應用和特點 由于其傳輸速率高，設備之間連接 簡單靈活，噪聲容限高，通信效率高而且可靠，為美軍標所采用，將其作為機載設備相互通信的總線標準。目前 1553B 總線已經(jīng)成為在航空航天領域占統(tǒng)治地位的總線標準 [4]。 圖 1553B 航空總線的大體應用領域 綜合起來 1553B 總線有以下幾個優(yōu)良特點 [5][6]： (1)實時性好， 1553B 總線的傳輸碼速率為 1Mbps，每條消息最多包含 32 個字，傳輸一個固定不變的消息所需時間短。當總線控制器 BC 向某一終端 RT 發(fā)出一個命令或發(fā)送一個消息時，終端應在給定的響應時間內(nèi)發(fā)回一個狀態(tài)字，如果傳輸?shù)南⒂绣e，終端就拒絕發(fā)回狀態(tài)字，由此報告上次消息傳輸無效。 (3)總線效率高， 總線形式的拓撲結構對總線效率 的要求比較高，為此 1553B 對涉及總線效率指標的某些強制性要求如命令響應時間、消息間隔時間以及每次消息傳輸?shù)淖畲蠛妥钚?shù)據(jù)塊的長度都有嚴格限制。這種方式非常適合集中控制的分布式處理系統(tǒng)。曼徹斯特碼是一種廣泛應用于航空電子綜合系統(tǒng)中的、線數(shù)據(jù)傳輸?shù)?雙極性碼。 1 信號是一個由 l 到 0 的負跳沿，而 O 信號是由 0 到 1 的正跳沿。 它是主要用在數(shù)據(jù)同步傳輸中的一種編碼方式。 南昌航空大學學士學位論文 5 圖 Manehester11 編碼 FPGA 的內(nèi)部結構應用特點： 1）采用 FPGA 設計 ASIC 電路 (專用集成電路 )，用戶不需要投片生產(chǎn)，就能得到合用的芯片。 3） FPGA 內(nèi)部有豐富的觸發(fā)器和 I/O 引腳。 5) FPGA 采用高速 CMOS 工藝，功耗低，可以與 CMOS、 TTL 電平兼容 [9]。 FPGA 是由存放在片內(nèi) RAM 中的程序來設置其工作狀態(tài)的，因此，工作時需要對片內(nèi)的 RAM 進行編程。 加電時， FPGA 芯片將 EPROM 中數(shù)據(jù)讀入片內(nèi)編程 RAM 中，配置完成后， FPGA進入工作狀態(tài)。 FPGA 的編程無須專用的 FPGA 編程器，只須用通用的 EPROM、 PROM編程器即可。這樣，同一片F(xiàn)PGA，不同的編程數(shù)據(jù)，可以產(chǎn)生不同的電路功能。 硬件描述語言 (HDL) 南昌航空大學學士學位論文 6 硬件描述語言 HDL（ Hardware Description Language ）是一種用形式化方法來描述數(shù)字電路和數(shù)字邏輯系統(tǒng)的語言。 舉個例子，在傳統(tǒng)的設計方法中，對 2 輸入的與門，我們可能需到標準器件庫中調(diào)個 74 系 列的器件出來，但在硬件描述語言中，“ amp。 B”就是一個 2 輸入與門的描述。 硬件描述語言發(fā)展至今已有二十多年歷史，