【正文】 51 和 8255A相連可為外設(shè)提供三個 8 位 I/O端口，允許采用同步、異步和中斷方式傳送 I/O數(shù)據(jù)。 ② I/O總線（ 22條）： PA7～ PA0，通用 I/O總線； PB7～ PB0，通用 I/O總線； PC5～ PC0， I/O數(shù)據(jù) /控制線。 ⑦定時器 /計數(shù)器：這是一個二進(jìn)制的 14位減 1計算器，計數(shù)器初值由 CPU通過程序送來。 A口和 B口的 I/O寄存器為 8位，既可以存放外設(shè)的輸出數(shù)據(jù)，也可以存放外設(shè)的輸入數(shù)據(jù)； C口的 I/O寄存器只有 6位 ，用于存放 I/O數(shù)據(jù)或命令、狀態(tài)信息。 ④ RAM：容量為 256字節(jié)，主要用于存放實時數(shù)據(jù)。 ②地址縮存器：共有 8位，用于鎖存 CPU送來的 RAM單元地址和端口地址。 ⑷ 8155 8155是 Intel公司研制的通用 I/O接口芯片 ,MCS－ 51和 8155相連不僅可為外設(shè)提供兩個8位 I/O端口（ A口和 B口）和一個 6位 I/O端口（ C口），也可為 CPU提供一個 256字節(jié)的RAM和一個 14位定時器 /計數(shù)器。 接口電路的工作原理 ：當(dāng)外設(shè)把數(shù)據(jù)準(zhǔn)備好后，發(fā)出一個控制信號 XT 加到 373的 G端，即鎖存控制端，使輸入數(shù)據(jù)在 74LS373種鎖存。 A0～ A10為片內(nèi) 11位地址線； IO0～I(xiàn)O7為 8位數(shù)據(jù)線； CE為片選信號線； OE、 WE為讀、寫信號線。 ⑤ XTAL1 和 XTAL2：片內(nèi)振蕩電路輸入線。 控制線（ 16條） ① ALE/PROG：地址鎖存允許 /編程線 ② EA/VPP：允許訪問片外存儲器 /編程電源線 ③ PSEN：片外 ROM選通線。 硬件 課程 設(shè)計 28011 沈惠麗 3 電源線（ 2條） VCC為＋ 5V電源線。 ④ ～ ：可作為通用 I/O使用。 ③ ～ ：可作為通用 I/O使用。 若 8051 帶 片外存儲器， ～ CPU訪問片外存儲器時先是用于傳送片外存儲器的低 8位地址，然后傳送 CPU對片外存儲器的讀寫數(shù)據(jù)。 IE 用于控制五個中斷源中哪些中斷請求被允許向 CPU提出，哪些被禁止； IP 用于控制五個中斷源的中斷請求的優(yōu)先級最高，可以被 CPU最先處理。 8051的五個中斷源有內(nèi)部和外部之分：外部中斷源有二個，通常指外部設(shè)備；內(nèi)部中斷源有三個，兩個定時器 /計數(shù)器中斷源和一個串行口中斷源。在T0和 T1 的計數(shù)脈沖可以從 。 T0 和 T1有定時器和計數(shù)器兩種工作模式，每 種模式下又分為若干工作方式。 ④定時器 /計數(shù)器 ： 8051內(nèi)部有兩個 16位可編程定時器 /計數(shù)器，命名為 T0和 T1，分別由 TH0（高八位）和 TL0（低八位）， TH1和 TL1拼裝而成，它們均為特殊功能寄存器 SFR中的一個，用戶可以通過指令對它們存取數(shù)據(jù)。 串行 I/O端口：既可以在程序控制下把 CPU的 8位 并行數(shù)據(jù)變成串行數(shù)據(jù)逐位從發(fā)送數(shù)據(jù)線 TXD發(fā)送出去，也可以把 RXO線上串行接收到的數(shù)據(jù)變成 8位并行數(shù)據(jù)送給CPU，而且這種串行發(fā)送和串行接收可以單獨進(jìn)行，也可以同時進(jìn)行。 并行 I/O端口： P0、 P P2和 P3，每個端口都有雙向 I/O功能，每個 I/O端口內(nèi)部都有一個 8位數(shù)據(jù)輸出縮存器和一個 8位數(shù)據(jù)輸入緩沖器。 片內(nèi) RAM： MCS－ 51的片內(nèi) RAM容量只有 128個存儲單元，可以用來存放操作數(shù)、操作結(jié)果和實時數(shù)據(jù)。 片內(nèi) ROM： 8031內(nèi)部沒有 ROM；只有 8051 才有 4KBROM。 專用寄存器組：主要用來指示當(dāng)前要執(zhí)行指令的內(nèi)存地址、存放操作數(shù)和指示指令執(zhí)行后的狀態(tài)等。 算術(shù)邏輯部件 ALU：既可進(jìn)行加、減、乘、除四則運算，也 可以進(jìn)行與、或、非、異或等邏輯運算，還具有數(shù)據(jù)傳送，移位，判斷和程序轉(zhuǎn)移等功能。 二、系統(tǒng)硬件設(shè)計 硬件線路圖 見附錄一 芯片說明 ⑴ 8051 單片機 MCS－ 51單片機內(nèi)部結(jié)構(gòu)： MCS－ 51 單片機包括如下功能部件：一個 8位中央處理器； 4K/8KB的 ROM； 128/256B的 RAM； 32 條 I/O 口； 2個和 3個（對 8032/8052）定時器 /計數(shù)器； 1 個具有 5 個中斷源、 2個優(yōu)先級的嵌套中斷結(jié)構(gòu)； 1個用于多微處理機通信、 I/O或全雙工 UART（通用異步接收發(fā)生器）的串行 I/O口，此外還有程序寄存器 PC，程序狀態(tài)寄存器 PSW，堆棧寄存器 SP，數(shù)據(jù)指針寄存器 DPTR等部件，這些部件集成在一塊芯片上，通過內(nèi)部總線連接，構(gòu)成完整的微型計算機。 基本功能 屏幕上顯示：正弦波 4:50Hz 5:30Hz 6:20Hz 8:停 ，用戶根據(jù)提示，從 鍵盤 上輸入所選參數(shù) ，在數(shù)字顯示屏上回顯，在波形發(fā)生器上顯示 相應(yīng) 頻率的波形。外設(shè)主要有 ： 16*16 顯示屏 —— 用于顯示提示語 ； 數(shù)字顯示屏 —— 回顯鍵盤輸入 ； 波形發(fā)生器 —— 顯示不同頻率的正弦波。硬件 課程 設(shè)計 28011 沈惠麗 1 單片機低頻信號發(fā)生器的設(shè)計 一、系統(tǒng)分析 系統(tǒng)實現(xiàn)方案 用 80C51 單片 微型 機實現(xiàn)整個系統(tǒng)的控制，并提供指令系統(tǒng)。用可編程接口芯片 8255將CPU 與外設(shè)相連，實現(xiàn)其間數(shù)據(jù)的并行傳輸。 通過 鍵盤和顯示電路，實現(xiàn)人機對話，執(zhí)行頻率和幅值的輸入 然后由單片機進(jìn)行判斷分析，最后輸出需要的結(jié)果。 匯編語言控制程序的結(jié)構(gòu)如下圖示，在鍵盤輸入過程中有相應(yīng)提示。 根據(jù) 8051 內(nèi)部結(jié)構(gòu)和工作原理，可以把上述各功能部件劃分為以下五部分： 系統(tǒng)初始化 漢字提示： 正弦波 4:50Hz 5:30Hz 6:20Hz 8:停 用戶從鍵盤上輸入所選參數(shù) 按用戶要求輸出波形 硬件 課程 設(shè)計 28011 沈惠麗 2 ① CPU結(jié)構(gòu)：由運算器（ ALU）、控制器（定時控制部件等）和專用寄存器三部分電路構(gòu)成。 定時控制部件：起控制器的作用，由定時控制邏輯、指令寄存器（ IR）和振蕩器（ OSC）組成。 ②存儲器結(jié)構(gòu) 存儲器地址分配：存儲器的地址分配有三個地址空間 —— ROM存儲器地址空間（包括片內(nèi) ROM和片外 ROM）；片內(nèi) RAM 地址空間；片外 RAM 地址空間。 片外 RAM： MCS－ 51可以對片外 RAM中數(shù)據(jù)進(jìn)行讀 /寫。 ③ I/O端口：是 MCS－ 51單片機對外部實現(xiàn)控制和信息交換的必經(jīng)之路，是一個過度的集成電路，用于信息傳送過程中的速度匹配和增強它的負(fù)載能力。并行 I/O端口一次可以傳送一組二進(jìn)制信息。串行 I/O端口一次只能傳送 1位二進(jìn)制信息。 T0和 T1的最大計數(shù)模值為 65535。在定時器模式下， T0 和T1的計數(shù)脈沖可以由單片機時鐘脈沖經(jīng) 12分頻后提供，定時時間和單片機時鐘頻率有關(guān)。 ⑤ 中斷系統(tǒng)： 8051共可處理五個中斷源發(fā)出的中斷請求，可以對五個中斷請求信號進(jìn)行排隊和控制，并響應(yīng)其中優(yōu)先權(quán)最高的中斷請求。 8051的中斷系統(tǒng)主要有中斷允許控制器 IE和中斷優(yōu)先級控制器 IP 等組成。 MCS－ 51單片機引腳功能： 端口線（ 4 8＝ 32條） ① ～ ：若 8051不帶片外存儲器， ～ I/O使用，傳送 CPU的 輸入、輸出數(shù)據(jù)。 ② ～ ：可作為通用 I/O使用，傳送用戶的輸入、輸出數(shù)據(jù)。 可配合 ～ EPROM12位地址中的高 4位地址。 可作控制用，專用功能。 VSS為接地線。 ④ RST/VPD：復(fù)位、備用電源線。 ⑵ 6116 6116 是 2K 8位靜態(tài)隨機存儲器芯片，采用 CMOS工藝制作，單一＋ 5V電源，額定功耗160mW，典型存取時間為 200ns， 24線雙列直插式封裝。 ⑶ 74LS373 74LS373是一個三態(tài)門的 8位鎖存器，它可以作為 8031外部的一個擴展輸入口。在執(zhí)行上面的第二條指令時， =0， RD 有效，通過或門后加到 373的 OE端，即 373的三態(tài)門控制端，使三態(tài)門暢通，鎖存的數(shù)據(jù)讀入到累加器中。 8155共由 7部分電路 組成： ①雙向數(shù)據(jù)總線緩沖器：該緩沖器是 8位的，用于傳送 CPU對 RAM存儲器的讀寫數(shù)據(jù)。 ③地址譯碼器和讀寫控制器：地址譯碼器的地址由地址縮存器輸出端送來，讀寫控制接 RD和 WR線上信息，實現(xiàn)對 CPU和 8155間所傳信息的控制。 ⑤ I/O寄存器：分為 A、 B和 C三個端口。 ⑥命令寄存器和狀態(tài)寄存器：皆為 8位寄存器，命令寄存器存放 CPU送來的命令字，狀態(tài)寄存器存放 8155的狀態(tài)字。 8155引腳功能： ① 地址 /數(shù)據(jù)總線（ 8條）： AD7～ AD0。 ③ 控制總線（ 8條）： RESET－總清輸入線； CE和 IO/M－ CE為片選輸入線， IO/M為 I/O端口或 RAM的選通 線； RD和 WR－ RD是讀 /寫命令輸入線， WR 是寫命令線； ALE－允許地址輸入線； T/IN和 T/OUT： T/IN是計數(shù)器輸入線， T/OUT為計數(shù)器輸出線； 硬件 課程 設(shè)計 28011 沈惠麗 4 ④ 電源線（ 2條）： VCC為＋ 5V電源輸入線， VSS為接地線。 8255A 內(nèi)部由四部分電路組成： ① A口、 B 口和 C口：均為 8位 I/O 數(shù)據(jù)口，但結(jié)構(gòu)上略有差別。 A口、 B口和 C口三個端口都可與外設(shè)相連，分別傳送外設(shè)的輸入 /輸出數(shù)據(jù)或控制信息，但在 Mode1和 Mode2工作方式下， A口和 B 口常作為數(shù)據(jù)口，用于傳送 I/O數(shù)據(jù)； C口為控制器，高 4 位屬于 A口，傳送 A口上外設(shè)的控制 /狀態(tài)信息，低四位屬于 B口，傳送 B口所需的控制 /狀態(tài)信息。 A組控制字寄存器控制A口和 C 口上半部（ PC7～ PC4）， B組控制器控制 B 口和 C口 下半部（ PC3～ PC0）。 ④ 讀寫控制邏輯：接收 MCS－ 51 送來的讀寫命令和選口地址，用于控制對 8255A的讀寫。 ① 數(shù)據(jù)總線（ 8 條）： D7～ D0 ② 控制總線（ 6 條）： RESET－復(fù)位線； CS－片選線； RD 和 WR－ RD為讀命令線， WR為寫命令線； A0 和 A1－地址輸出線。 ⑹ D/A轉(zhuǎn)換器 D/A轉(zhuǎn)換器（ Digital to Analog Converter）是一種能把數(shù)字量轉(zhuǎn)換成模擬量的電子器件。 D/A轉(zhuǎn)換器的原理很簡單，可以總結(jié)為“按權(quán)展開，然后相加”幾個字，換句話說， D/A轉(zhuǎn)換器要能把輸入數(shù)字量中的每位都按其權(quán)值分別轉(zhuǎn)換成模擬量，并通過運算放大器求和相加，因此 D/A轉(zhuǎn)換器內(nèi)部必須有一個解碼網(wǎng)絡(luò)（解碼網(wǎng)絡(luò)通常有兩種：二進(jìn)制加權(quán)電阻網(wǎng)絡(luò)和 T 型電阻網(wǎng)絡(luò)），以實現(xiàn)按權(quán)值分別進(jìn)行 D/A轉(zhuǎn)換?！?8 位輸入寄存器”用于存放 CPU送來的數(shù)字量，使輸入數(shù)字量得到緩沖和鎖存，由 LE1加以控制；“ 8位 DAC寄存 器”用于存放待轉(zhuǎn)換數(shù)字量，由 LE2 控制；“ 8 位 D/A轉(zhuǎn)換電路”由 8位 T 型電阻網(wǎng)絡(luò)和電子開關(guān)組成，電子開關(guān)受“ 8 位 DAC 寄存器”輸出控制， T 型電阻網(wǎng)絡(luò)能輸出與數(shù)字量成正比的模擬電流。 DAC0832 引腳功能： DAC0832 共有 20 條引腳，雙列直插式封裝。 ④ 電源線（ 4