【正文】 輸出地址的高八位。并因此作為輸入時(shí)， P2 口的管腳被外部拉低，將輸出電流。在 FLASH 編程和校驗(yàn)時(shí)， P1 口作為第八位地址接收。 P1： P1 口是一個(gè)內(nèi)部提供上拉電阻的 8 位雙向 I/O 口， P1 口緩沖器能接收輸出 4TTL 門(mén)電流。 P0 能夠用于外部程序數(shù)據(jù)存儲(chǔ)器，它可以被定義為數(shù)據(jù) /地址的第八位。 時(shí) 鐘 電 路 復(fù)位電路 AT89C51 單片機(jī) 電源電路 數(shù) 碼 管 顯 示 輸 入 信 號(hào) 西京學(xué)院本科畢業(yè)設(shè)計(jì)（論文） 8 圖 AT89C51 引腳分布圖 P0： P0 口為一個(gè) 8 位漏級(jí)開(kāi)路雙向 I/O 口 ，每腳可吸收 8TTL 門(mén)電流。同時(shí)該芯片還具有 PDIP、 TQFP和 PLCC 等三種封裝形式，以適應(yīng)不同產(chǎn)品的需求。此外 ， AT89C51 設(shè)計(jì)和配置了振蕩頻率可為 0Hz 并可通過(guò)軟件設(shè)置省電模式。 西京學(xué)院本科畢業(yè)設(shè)計(jì)（論文） 7 圖 系統(tǒng)整體方框圖 AT89C51 是一個(gè)低功耗，高性能 CMOS8 位單片機(jī)，片內(nèi)含 4k Bytes ISP 的可反復(fù)擦寫(xiě) 1000 次的 Flash 只讀程序存儲(chǔ)器，器件采用 ATMEL 公司的高密度、非易失性存儲(chǔ)技術(shù)制造，兼容標(biāo)準(zhǔn) MCS51 指令系統(tǒng)及 80C51 引腳結(jié)構(gòu)，芯片內(nèi)集成了通用 8 位中央處理器和 ISP Flash 存儲(chǔ)單元，功能強(qiáng)大的微型計(jì)算機(jī) AT89C51 可為許多嵌入式控制應(yīng)用系統(tǒng)提供高性?xún)r(jià)比的解決方案。 系統(tǒng)硬件模塊關(guān)系 系統(tǒng)總體 系統(tǒng)總體分為：中央控制芯片，時(shí)鐘電路，復(fù)位電路，顯示電路等部分。而將被測(cè) 信號(hào)經(jīng)行放大整形、倍頻鎖相等處理就不再進(jìn)行了。由于要盡可能的使用最少的元件，在滿(mǎn)足設(shè)計(jì)要求的前提下，我盡可能的減少了元器件的使用。每定時(shí) 1 秒鐘到，就停止 T0 的計(jì)數(shù)，然后從 T0 的計(jì)數(shù)單元中讀取計(jì)數(shù)的數(shù)值，即完成了信號(hào)頻率的測(cè)量。T0 計(jì)數(shù)器對(duì)輸入的信號(hào)經(jīng)行計(jì)數(shù)。定時(shí) /計(jì)數(shù)器的工作由相應(yīng)的運(yùn)行控制位 TR 控制，當(dāng) TR 置 1 時(shí) ，定時(shí) /計(jì)數(shù)器開(kāi)始計(jì)數(shù)；當(dāng) TR 置 0 時(shí)，停止計(jì)數(shù)。外部輸入每個(gè)機(jī)器周期被采樣一次，這樣檢測(cè)一次從 1 到0 的跳變至少需要 2 個(gè)機(jī)器周期（ 24 個(gè)振蕩周期），所以最大計(jì)數(shù)速率為時(shí)鐘頻率的 1/24。當(dāng)加1 計(jì)數(shù)器用作定時(shí)器時(shí)，每個(gè)機(jī)器周期加 1（使用 12MHz 時(shí)鐘時(shí)，每 1us 加 1） ，這樣以機(jī)器周期為基準(zhǔn)可以用來(lái)測(cè)量時(shí)間間隔。定時(shí) /計(jì)數(shù)器 T0 與 T1 的核心都是 16位的加 1 計(jì)數(shù)器， TH0 與 TL0 構(gòu)成在構(gòu)成定時(shí) /計(jì)數(shù)器 T0 加 1 計(jì)數(shù)器的高 8 位和低8 位； TH1 與 TL1 構(gòu)成在構(gòu)成定時(shí) /計(jì)數(shù)器 T1 加 1 計(jì)數(shù)器的高 8 位和低 8 位。 輸入信號(hào) 十進(jìn)制計(jì)數(shù)器 閘門(mén) 數(shù)據(jù)緩沖 AT89C51 電源 數(shù) 碼 管 顯 示 西京學(xué)院本科畢業(yè)設(shè)計(jì)（論文） 6 第 3 章 硬件的設(shè)計(jì) 基本設(shè)計(jì)原理 本設(shè)計(jì)是基于 ATMEL 公司生產(chǎn)的 AT89C51 單片機(jī)為核心的數(shù)字頻率計(jì)，是利用該 51 單片機(jī)內(nèi)部的定時(shí) /計(jì)數(shù)器來(lái)完成待測(cè)信號(hào)頻率的測(cè)量。因此通過(guò)對(duì)這兩種方案優(yōu)缺點(diǎn)的比較，本次設(shè)計(jì)選取方案一，因?yàn)槠溆布Y(jié)構(gòu)簡(jiǎn)單、穩(wěn)定性、可靠性高，易于實(shí)現(xiàn)，而且從軟件編程方面也可以盡量減少誤差，提高精度。 輸 入 信 號(hào) 單 片 機(jī) 最 小 系 統(tǒng) 數(shù) 碼 管 顯 示 電源 西京學(xué)院本科畢業(yè)設(shè)計(jì)（論文） 5 圖 方案二原理框圖 方案選擇 從 以上兩個(gè)方案中可知，內(nèi)部計(jì)數(shù)器法測(cè)量頻率受晶振頻率的限制而且多次中斷會(huì)引發(fā)誤差，但硬件結(jié)構(gòu)簡(jiǎn)單。該方法是單片機(jī)使用外部計(jì)數(shù)器對(duì)脈沖信號(hào)進(jìn)行計(jì)數(shù)，計(jì)數(shù)值再由單片機(jī)讀取。而且由于定時(shí)不能達(dá)到 ls，所以要多次引起片內(nèi)定時(shí)器的溢出中斷，由此會(huì)引起測(cè)頻的誤差。前一個(gè)機(jī)器周期測(cè)出“ 1”，后一個(gè)周期測(cè)出“ 0”。頻率信號(hào)由 端引入。這種方法的缺陷是受限于單片機(jī)計(jì)數(shù)的晶振頻率。 方案一 其工作 原理如圖 所示。 1 量化誤差，在不計(jì)其他誤差影響的情況下，測(cè)量精度將為： （ ） 應(yīng)當(dāng)指出，測(cè)量頻率時(shí)所產(chǎn)生的誤差是由 N 和 T 倆個(gè)參數(shù)所決定的，一方面是NfA 1)( ??西京學(xué)院本科畢業(yè)設(shè)計(jì)（論文） 4 單位時(shí)間內(nèi)計(jì)數(shù)脈沖個(gè)數(shù)越多時(shí)，精度越高，另一方面 T 越穩(wěn)定時(shí)，精度越高。 頻率計(jì)數(shù)器嚴(yán)格地按照公式進(jìn)行測(cè)頻。通過(guò)計(jì)算，對(duì) 1KHZ 以下的信號(hào)用測(cè)頻法，反應(yīng)的時(shí)間長(zhǎng)于或等于 10S 。顯然，減小誤差的方法，就是增大 N。 1 之間。但從圖中可以看出，待測(cè)信號(hào)實(shí)際應(yīng)該在 左右，誤差約有 ≈ % 。若在一定的時(shí)間間隔 T 內(nèi)累計(jì)周期性的重復(fù)變化次數(shù) N，則頻率的表達(dá)式為式： TNfx? （ ） 圖 說(shuō)明了測(cè)頻的原理及誤差產(chǎn)生的原因。被測(cè)信號(hào)，通過(guò)輸入通道的放大器放大后，進(jìn)入整形器加以整形變?yōu)榫匦尾ǎ⑺腿胫鏖T(mén)的輸入端。 參數(shù)要求 電源： 直流 5V 顯示： 五位數(shù)碼管動(dòng)態(tài)顯示 測(cè)量誤差： ≤177。 西京學(xué)院本科畢業(yè)設(shè)計(jì)（論文） 2 設(shè)計(jì)內(nèi)容及參數(shù)要求 設(shè)計(jì)內(nèi)容 設(shè)計(jì)基于 AT89C51 單片機(jī)為核心的數(shù)字頻率計(jì)。運(yùn)用單片機(jī)和高速計(jì)數(shù)器的組合設(shè)計(jì)頻率計(jì)，并采用適當(dāng)?shù)乃惴ㄈ〈鷤鹘y(tǒng)電路，這種方法不僅能解決傳統(tǒng)頻率計(jì)結(jié)構(gòu)復(fù)雜、穩(wěn)定性差、精度不高的弊端，而且性能也將大有提高，可實(shí)現(xiàn)精度較高、等精度和寬范圍頻率計(jì)的要求。 目前市場(chǎng)上的頻率計(jì)產(chǎn)品很多，但基本上都是采用專(zhuān)用計(jì)數(shù)芯片 (如 ICM7240 ，ICM7216) 和數(shù)字邏輯電路組成，由于這些芯片本身的工作頻率不高 (如 ICM7240僅有 15MHz 左右 ) ，從而限制了產(chǎn)品的工作頻率的提高，遠(yuǎn)不能達(dá)到在一些特殊的場(chǎng)合需要測(cè)量很高的頻率的要求，而且測(cè)量精度也受到芯片本身極大的限制。而采用單片機(jī)和相關(guān)可編程智能集成器件制成的現(xiàn)代數(shù)字頻率計(jì)情況就不同了，單片機(jī)的內(nèi)核 CPU 可完成多項(xiàng)工作如計(jì)數(shù)、讀入、譯碼、驅(qū)動(dòng)和時(shí)基的產(chǎn)生等。它的集成電路用量較大，因而產(chǎn)品的體 積、功耗都較大，生產(chǎn)成本較高。 III 目 錄 第 1 章 前言 .......................................................................................................................... 1 題目背景及研究意義 ................................................................................................ 1 設(shè)計(jì)內(nèi)容及參數(shù)要求 ................................................................................................ 2 設(shè)計(jì)內(nèi)容 ........................................................................................................ 2 參數(shù)要求 ........................................................................................................ 2 第 2 章 方案的設(shè)計(jì)與論證 ..................................................................................................... 3 測(cè)頻原理 .................................................................................................................. 3 方案一 ..................................................................................................................... 4 方案二 ..................................................................................................................... 4 方案選擇 .................................................................................................................. 5 第 3 章 硬件的設(shè)計(jì) ............................................................................................................... 6 基本設(shè)計(jì)原理 ........................................................................................................... 6 系統(tǒng)硬件模塊關(guān)系 ......................................................