數(shù)據(jù)采集基礎(chǔ)知識講座-文庫吧資料
2024-11-21 22:00本頁面
【正文】 00 9.75 7.50 6.25 5.00 3.75 2.50 1.25 0,111 110 100 011 010 001 000,A/D基本定義,A/D數(shù)據(jù)格式 二進制原碼 二進制循環(huán)碼,實例 2: 12 位, 雙極性輸入 二進制原碼格式,實例1: 16 位, 雙極性輸入 二進制循環(huán)碼格式,A/D基本定義,隔離 模擬光隔與數(shù)字光隔 A/D的隔離一般隔離數(shù)字信號 隔離電壓 FIFO 先進先出存儲器 First In First Out 用于A/D轉(zhuǎn)換數(shù)據(jù)緩存作用 PCI總線的傳輸速率大于A/D轉(zhuǎn)換速率，F(xiàn)IFO正常情況下是空的 利用Bus Mastering DMA，最多可以單次DMA 64MB，并不受限于FIFO大小,A/D基本定義,數(shù)據(jù)采集卡的中斷系統(tǒng) ISA總線采集卡通過跳線選擇IRQ 中斷源可選擇,AT Bus,interrupt lines,External Interrupt,EOC Interrupt,Timer Interrupt,FIFO HalfFull Int.,DMA Terminal Count,Programmable Multiplexer,DMA Enable Signal,CPU,Jumper,ACL8316/12的中斷系統(tǒng),Most of the ISA AD cards only use the EOC interrupt,A/D基本定義,數(shù)據(jù)采集卡的中斷系統(tǒng) PCI總線采集卡由PCI BIOS自動分配IRQ 多塊PCI卡可共享同一中斷 對于PCI總線采集卡，軟件設(shè)計時必須考慮中斷共享 中斷共享的實現(xiàn),PCI Controller,INT A of PCI Bus,IRQ FlipFlops,INT1,Clear IRQ,INT1 MUX,AD EOC,INT2 MUX,Timer Pacer,FIFO Halffull,External IRQ,INT2,PCI9111的中斷系統(tǒng),A/D基本定義,數(shù)據(jù)傳輸 Software Polling EOC INT FIFO Half Full INT DMA Bus Mastering DMA Scatter Gather DMA,A/D Data Register,ISA Bus or PCI Bus,FIFO Buffer,1. inport instruction 2. DMA controller 3. PCI Busmaster,Transfer Data to memory by:,FIFO enable,Interrupt Generation System,interrupt line,End of Conversion,FIFO HalfFull,Scatter/Gather DMA,PCI Bus Controller,CPU,A/D,D/A,Data FIFO,,F
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1