(論文)-基于at89c52的低頻信號發(fā)生器的設(shè)計(jì)-文庫吧資料
2024-12-12 01:38本頁面
【正文】 7．單一電源 5～ 15V 功耗 20 ｍＷ 8．參考電壓 10～ 10V DAC0832 引腳功能 DAC0832 引腳排列圖如下圖 4 圖 4 DAC0832 引腳排列圖 DAC0832 引腳功能 1． D7～ D08 位數(shù)據(jù)量輸入 2． ILE 數(shù)據(jù)輸入鎖存允許高電平有效 3． CS 片選 4． WR1 輸入寄存器寫信號當(dāng) ILECS WR1 同時(shí)有效時(shí)數(shù)據(jù)裝入輸 入寄存器實(shí)現(xiàn)輸入數(shù)據(jù)的第一級緩沖 5． XFER 數(shù)據(jù)傳送控制信號控 制從輸入寄存器到 DAC 寄存器的內(nèi)部數(shù)據(jù) 傳送 6． WR2 DAC 寄存器寫信號當(dāng) XFER 和 WR2 均有效時(shí)將輸入寄存器中 的數(shù)據(jù)裝入 DAC 寄存器并開始 DA 轉(zhuǎn)換實(shí)現(xiàn)輸入數(shù)據(jù)的第二級緩沖 7． Vref 參考電壓源電壓為 10～ 10 8． Rfb 內(nèi)部反饋電阻接線端 9． IOUT1 DAC 電流輸出 1 其值隨輸入數(shù)字量線性變化 10． IOUT2 DAC 電流輸出 2 當(dāng) DAC 寄存器內(nèi)容全為 1 時(shí) IOUT1 最大 IOUT2 0 當(dāng) DAC 寄存器內(nèi)容全為 0 時(shí) IOUT1 0IOUT2 最大 當(dāng) DAC 寄存器內(nèi)容全為 N 時(shí) IOUT1 VREF N 256 Rfb IOUT2 VREFRfbIOUT1 無論 N 值多大 IOUT1IOUT2 VREFRfb 128 常數(shù)≌VREFRfb 11． VCC 工作電源其值為 5～ 15V 12． AGND 模擬信號地線 13． DGND 數(shù)字信號地線 DAC0832 工作方式 1．比緩沖工作方式進(jìn)行兩級緩沖 2．單緩沖工作方式只進(jìn)行一級緩沖 3．直通工作方式不進(jìn)行緩沖適用于比較簡單的場合 在微機(jī)應(yīng)用系統(tǒng)中通常使用的是電壓信號而 DAC 0832 輸入的是電流信號這就需要由運(yùn)算放大器組成的電路 實(shí)現(xiàn)轉(zhuǎn)換其中有輸出電壓各自極性固定的單位性輸出和在隨動(dòng)系統(tǒng)中輸出電壓有正負(fù)極性的雙極性輸出兩種輸出方式 待轉(zhuǎn)換的 8 位數(shù)字量由芯片的 8 位數(shù)據(jù)輸入線 D0～ D7 輸入經(jīng) DAC0832 轉(zhuǎn)換后通過 2 個(gè)電流輸出端 IOUT1 和 IOUT2 輸出 IOUT1 是邏輯電平為 1的各位輸出電流之和 IOUT2 是邏輯電平為 0的各位輸出電流之和另外 ILECS WR1 WR2 和XFER 是控制轉(zhuǎn)換的控制信號 DAC0832 由 8 位輸入寄存器 8 位 DAC 寄存器和 8 位 DA 轉(zhuǎn)換電路組成輸入寄存器和 DAC 寄存器作為雙緩沖因?yàn)樵?CPU 數(shù)據(jù)線直接 接到 DAC0832 的輸入端時(shí)數(shù)據(jù)在輸入端保持的時(shí)間僅僅是在 CPU 執(zhí)行輸出指令的瞬間內(nèi)輸入寄存器可用于保存此瞬間出現(xiàn)的數(shù)據(jù)有時(shí)微機(jī)控制系統(tǒng)要求同時(shí)輸出多個(gè)模擬量參數(shù)此時(shí)對應(yīng)于每一種參數(shù)需要一片 DAC0832每片 DAC0832 的轉(zhuǎn)換時(shí)間相同就可采用 DAC 寄存器對 CPU 分時(shí)輸入到輸入寄存器的各參數(shù)在同一時(shí)刻開始鎖存進(jìn)而同時(shí)產(chǎn)生各模擬信號 [10] 控制信號 ILECS WR1 用來控制輸入寄存器當(dāng) ILE 為高電平 CS 為低電平 WR1 為負(fù)脈沖時(shí)在 LE 產(chǎn)生正脈沖其中 LE 為高電平時(shí)輸入寄存器的狀態(tài)隨數(shù)據(jù) 輸 入線狀態(tài)變化 LE 的負(fù)跳變將輸入數(shù)據(jù)線上的信息存入輸入寄存器控制信號 WR2 和 XFER 用來控制 8 位 AD 轉(zhuǎn)換器當(dāng) XFER 為低電平 WR2 輸入負(fù)脈沖時(shí)則在 LE 產(chǎn)生正脈沖其中 LE 為高電平時(shí) DAC 寄存器的輸入與輸出的狀態(tài)一致 LE負(fù)跳變輸入寄存器內(nèi)容存入 DAC 寄存器 控制信號 WR2 和 XFER 用來控制 8 位 AD 轉(zhuǎn)換器當(dāng) XFER 為低電平 WR2 輸入負(fù)脈沖時(shí)則在 LE 產(chǎn)生正脈沖其中 LE 為高電平時(shí) DAC 寄存器的輸入與輸出的狀態(tài)一致 LE 負(fù)跳變輸入寄存器內(nèi)容存入 DAC 寄存器 26 顯示部分 用集成芯片 555 構(gòu)成的施密特觸發(fā) 器電路 555 引腳圖如下圖 5 圖 5 555 引腳圖 555電路的內(nèi)部電路含有兩個(gè)電壓比較器一個(gè)基本 RS觸發(fā)器一個(gè)放電開關(guān) T比較器的參考電壓由三只 5KΩ的電阻器構(gòu)成分壓它們分別使高電平比較器 A1同相比較端和低電平比較器 A2 的反相輸入端的參考電平為和 A1 和 A2 的輸出端控制 RS 觸發(fā)器狀態(tài)和放電管開關(guān)狀態(tài) 本文采用 555 芯片組成的施密特觸發(fā)器原理結(jié)構(gòu)圖如下圖 6 所示 圖 6 施密特觸發(fā)器原理結(jié)構(gòu)圖 施密特觸發(fā)器是一種特殊的雙穩(wěn)態(tài)時(shí)序電路與一般的雙穩(wěn)態(tài)觸發(fā)器相比它具有 如下兩個(gè)特點(diǎn) 1 施密特觸發(fā)器屬于電平觸發(fā)對于緩慢 變化的信號同樣適用只要輸入信號電平達(dá)到相應(yīng)的觸發(fā)電平輸出信號就會(huì)發(fā)生突變從一個(gè)穩(wěn)態(tài)翻轉(zhuǎn)到另一個(gè)穩(wěn)態(tài)并且穩(wěn)態(tài)的維持依賴于外加觸發(fā)輸入信號 2 對于正向和負(fù)向增長的輸入信號電路有不同的閾值電平這一特性稱為滯后特性或回差特性 施密特觸發(fā)器的典型應(yīng)用 施密特觸發(fā)器的典型應(yīng)用有波形變換脈沖整形幅值鑒別等波形變換施密特觸發(fā)器能將正弦波三角波或任意形狀的模擬信號波形變換成方波脈沖整形經(jīng)傳輸后的方波脈沖往往由于干擾及傳輸線路的分布電容等因素而使信號發(fā)生畸變出現(xiàn)前后沿變壞或信號電平波形上疊加脈沖干擾波等現(xiàn)象用施密特觸發(fā)器選擇適 當(dāng)?shù)幕夭铍妷害?UT 即可對輸入信號整形后輸出幅值鑒別施密特觸發(fā)器能在一系列幅值各異的脈沖信號中鑒別出幅值大于 UT 的脈沖并產(chǎn)生
研究報(bào)告相關(guān)推薦
鄂ICP備17016276號-1