【正文】 uFC10100nFVCCCS_LCDSDASCLGND VCCVCCGND 圖 38 顯示器電路原理圖 基于單片機的自行車碼表設(shè)計 16 顯示資料 RAM（ DDRAM） 顯示數(shù)據(jù) RAM 提供 64*2 個字節(jié)的空間，最多可以控制 4 行 16 字（ 64 個字）的中文字型顯示，當寫 入顯示資料 RAM 時，可以分別顯示 CGROM， HCGROM 與CGRAM 的字型；本系列模塊可以顯示三種字型， 分別是半寬的 HCGROM 字型、 CGRAM 字型及中文 CGROM 字型， 三種字型的選擇， 由在 DDRAM 中寫入的編碼選擇，在 0000H～ 0006H 的編碼中將選擇 CGRAM 的自定字型， 02H～ 7FH 的編碼中將選擇半寬英數(shù)字的字型，至于 A1 以上的編碼將自動的結(jié)合下一個字節(jié)，組成兩個字節(jié)的編碼達成中文字型的編碼 BIG5（ A140～ D75F） GB(A1A0～ F7FF)。當顯示里程時，單片機首先向 AT24C02 發(fā)送讀信號，然后確認后，單片機從 AT24C02 內(nèi)部的地址向單片機的讀出單元字節(jié)讀出數(shù)據(jù)，供顯示所用。單片機計算出來的里程數(shù)據(jù)通過 SDA、 SCL 向 AT24C02資料傳輸與接口時序。如圖 37 所示，在本設(shè)計中用芯片 AT24C02 的 SDA 端與單片機的 口相連， SCL 端與單片機的 口相連。 圖 35 信號預(yù)處理電路圖圖 圖 36 信號處理波形圖 E2PROM AT24C02 的應(yīng) 用 AT24C02 是 CMOS 2048 位串行 E2PROM，在內(nèi)部組織成 256 8 位。無論出現(xiàn)上述的那一種情況，都可以通過用施密特反相觸發(fā)器整形而得到比較理想的矩形脈沖波形。 從傳感器得到的矩形脈沖經(jīng)傳輸后往往發(fā)生波形畸變。 利用施密特觸發(fā)器狀態(tài)轉(zhuǎn)換過程中的正反饋作用，可以把邊沿變化緩慢的周期性信號變換為邊沿很陡的矩形脈沖信號。由于放大器的放大功能降低了對待測信號的幅度要 求，因此，系統(tǒng)能對任意大于 的正弦波和脈沖信號進行測量。 圖 34 脈沖發(fā)生源硬件結(jié)構(gòu)圖（左為正視圖，右為側(cè)視圖） 信號預(yù)處理電路 如圖 35 所示，系統(tǒng)的信號預(yù)處理電路由二級電路構(gòu)成，第一級是由開關(guān)三極管組成的零偏置放大器，采用開關(guān)三極管可以保證放大器具有良好的高頻響應(yīng)。 本設(shè)計在鋁盤過孔的設(shè)計上采用 11 個過孔，從而留下了 10 個同等的間距這樣在以后的軟件設(shè)計中能夠較為方便的計算出速度里程。鋁盤的圓孔的個數(shù)決定了測量的精度，個數(shù)越多，精度越高。每當鋁盤隨著后輪旋轉(zhuǎn)的時候，傳感器將向外輸出若干個脈沖。當有物體擋在紅外光電發(fā)光二極管和高靈敏度的光電晶體管之間時，傳感器將會輸出一個低電平，而當沒有物體擋在中間時則輸出為高電平，從而形成一個脈沖。 AT89C51 最小系統(tǒng)電路圖如圖 33 所示。 工作寄存器：共有 RB0、 RB RB RB3 四組工作寄存器。 SP 堆棧指示器：重置 (RESET)時，堆棧指示器設(shè)為 07H。 B 暫存器：用于乘法，除法指令的輔助暫存器。 AT89C51 主控芯片 AT89C51 通用寄存 器 如下： ACC：最重要的暫存器，運算資料轉(zhuǎn)移都通過 ACC。 基于單片機的自行車碼表設(shè)計 10 3 系統(tǒng)硬件設(shè)計 系統(tǒng)設(shè)計圖 12345678ABCD87654321D C B ATitleNumberRevisionSizeA2Date:13Jun2010Sheet of File:D:\yuming\protol實習(xí)\ZZPCB\MyDesign.ddbDrawn By:K1 SWPBK2 SWPBK3 SWPBK4 SWPBK5 SWPBK6 SWPBK9 SWPBK8 SWPBK7 SWPBK0 SWPBK15SWPBK16SWPBD2 DIODED3 DIODED4 DIODER3 3.3KR4 3.3KR5 3.3KR6 3.3KKR0/SA23DIG0/KC06DIG1/KC15DIG2/KC24DIG3/KC33DIG4/KC422DIG5/KC521DIG6/KC612DIG7/KC713SCL19SDA20INT14OSC117OSC218RST15KR1/SB24KR2/SC1KR3/SD2KR4/SE7KR5/SF8KR6/SG9KR7/DP10VCC16GND11U5 ZLG7290B+C13100uFC14100nFR7 47KC7 100nFVCCSCLSDACS_KEYY2 4MC1812pFC1712pFK17SWPBVCCR2 2KR1 200+C210uFEA/VPP31XTAL119XTAL218RESET9P3.7(RD)17P3.6(WR)16(P3.2)INT012(P3.3)INT113P3.4(T0)14P3.5(T1)15P1.0(T2)1P1.1(T2 EX)2P1.2(ECI)3P1.3(CEX0)4P1.4(SS/CEX1)5P1.5(MOSI/CEX2)6P1.6(MISO/CEX3)7P1.7(SCK/CEX4)8(AD0)P0.039(AD1)P0.138(AD2)P0.237(AD3)P0.336(AD4)P0.435(AD5)P0.534(AD6)P0.633(AD7)P0.732(A8)P2.021(A9)P2.122(A10)P2.223(A11)P2.324(A12)P2.425(A13)P2.526(A140P2.627(A15)P2.728PSEN29ALE/P30TXD11RXD10VCC40GND20U1 AT89C51Y1 11.0592MC6 30pFC5 30pFVCCSCLSDACS_LCDINT1CS_KEYXTAL1XTAL2+C23220uFVCCGND1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20P2LCD+C11100uFC10100nFVCCCS_LCDSDASCLGND VCCVCCGNDVCC8/WC7SCL6SDL5A01A22A33A44AT24C02R? 5.1KR? 5.1KVCC 圖 31 系統(tǒng)電路圖 基于單片機的自行車碼表設(shè)計 11 圖 32 系統(tǒng)框圖 系統(tǒng)電路圖如圖 31 所示，系統(tǒng)框圖如圖 32 所示。鍵盤只需要 12 個，分別為 0~9 十個數(shù)和小數(shù)點以及確認鍵。 鍵盤是單片機系統(tǒng)設(shè)計中一種主要的信息輸入 接口，合理的設(shè)計，不僅可以節(jié)省系統(tǒng)的設(shè)計成本，更可使儀器設(shè)備的操作變得更為簡單、方便，很大程度上提高系統(tǒng)綜合性能。然后，設(shè)計硬件電路。 首先，確定鍵盤編碼方案：采用編碼鍵盤或非編碼鍵盤。 非編碼鍵盤：只簡單地提供鍵盤的行列與矩陣，其他操作如鍵的識別，決定按鍵的讀數(shù)等僅靠軟件完成，故硬件較為簡單，但占用 CPU 較多時間。每按一次鍵，鍵盤自動提供被按鍵的讀數(shù)，同時產(chǎn)生一選通脈沖通知微處理器，一般還具有反彈跳和同時按鍵保護功能 。鍵盤分兩大類：編碼鍵盤和非編碼鍵盤。 基于單片機的自行車碼表設(shè)計 8 主要參數(shù)： （ 1）工作電壓 (VDD)： ～ ； （ 2）邏輯電平： ～ ； （ 3） LCD 驅(qū)動 電壓 (Vo)： 0～ 7V； （ 4）工作溫度 (Ta)： 0～ 55℃ (常溫 )/20～ 75℃ （寬溫） ； （ 5）保存溫度 (Tstg)： 10～ 65℃ (常溫 )/30～ 85℃ (寬溫 )。 鑒于 串口 口傳輸方式可以大大地減少 系統(tǒng)的 I/O 口使用量 ，并且可以提高系統(tǒng)的準確性 ，故采用 串口 傳輸方式。 從一個完整的流程來看，當下設(shè)定地址指令后 (CGRAM,DDRAM)若要讀取數(shù)據(jù)時需先 DUMMY READ 一次，才會讀取到正確數(shù)據(jù)，第二次讀取時則不需 DUMMY READ ，除非再進行下設(shè)定地址指令才需再次 DUMMY READ。在接收到同步位及 RW 和 RS資料的起始字節(jié)后，每一個八位的指令將被分為兩個字節(jié)接收到：高 4 位 (DB7~DB4)的指令資料將會被放在第一個字節(jié)的 LSB（最低有效位）部分，而低 4 位 (DB3~DB0)的指令資料則會被放在第二個字節(jié)的 LSB 部分，至于相關(guān)的另四位 則都為 ?0?。 128*64 LCD 顯示 一、 128*64LCD 串口方式顯示 當 PSB 腳接低電位時，模 塊將進入串行模式。因為FPGA 是并行工作的，故此時 FPGA 同時發(fā)送 36 個數(shù)據(jù)用于鎖定 9 個顯示的數(shù)碼管。為了穩(wěn)定的顯示，在多位 LED 數(shù)碼管顯示時需要有很高的數(shù)據(jù)刷新頻率，否則會導(dǎo)致顯示效果有些閃爍。可見在整個顯示模塊中至少要 9 根 I/O 口線。 數(shù)據(jù)處理并顯示模塊 多位 LED 數(shù)碼管顯示 一、 數(shù)碼管動態(tài)顯示 有多位 LED 數(shù) 碼管顯示時，為了簡化電路，降低成本，將所有位的段選線并聯(lián)在一起，由 FPGA 的一個 8 位的 I/O 口控制，而每一位 LED 數(shù)碼管的公共陰極或者公共陽極分別由 FPGA 的其它的 I/O 口線控制。閑散方式停止中央處理器的工作，能夠