【正文】 主機從所選擇的從機讀取數(shù)據(jù)，此時主機作為接收器而從機作為發(fā)送器（注意：此處涉及到一個重要的概念，即主機發(fā)送器和主機接收器。 S D A 改 變S D A 必 須 保 持 穩(wěn) 定S D AS C L 圖 13 I2C 總線在傳輸數(shù)據(jù)位時 SDA 與 SCL 之間的時序關(guān)系 I2C 總線的數(shù)據(jù)傳送以主機發(fā)送數(shù)據(jù)傳輸起始信號作為開始 。 與起始信號和結(jié)束信號不同， I2C 總線在傳輸數(shù)據(jù)過程中，對傳輸?shù)拿恳晃?，SDA 信號線上的數(shù)據(jù)在時鐘信號 SCL 處于高電平期間必須保持穩(wěn)定，只有在SCL 信號線處于低電平狀態(tài)時， SDA 信號線上的高電平或低電平狀態(tài)才能改變。起始條件和停止條件一般由主機產(chǎn)生，總線第一章 I2C 總線接口 6 在起始條件后被認為處于忙的狀態(tài)，在停止條件的某段時間后，總線被認為再次處于空閑狀態(tài)，并等待下一次數(shù)據(jù)傳輸?shù)拈_始。在 I2C 總線技術(shù)規(guī)范中，起始信號和結(jié)束信號（也稱為啟動信號和停止信號）的定義如圖 12 所示。此后，第一個結(jié)束的高電平期的器件又將 SCL 拉成低電平，這樣就在 SCL 信號線上產(chǎn)生了一個同步時鐘，由以上的介紹可以發(fā)現(xiàn)，時鐘低電平時間由時鐘低電平時間最長的器件確定，而時鐘高電平時間由時鐘高電平時間最短的器件確定（由于所有器件的 SCL 進行線與而導(dǎo)致）。 此時，低電平周期短的器件 SCL 由低到高的跳變并不能改變 SCL 信號線的狀態(tài)，于是這些 SCL 已經(jīng)處于高電平狀態(tài)的器件將進入高電平等待的狀態(tài)。 I2C 總線上的時鐘信號 連接在 I2C 總線上的所有器件 SCL 輸出進行線與產(chǎn)生在 I2C 總線上傳輸數(shù)據(jù)信息時所需要的同步時鐘信號。 I2C 總線在進行數(shù)據(jù)傳輸時所需要的時鐘信號由主機產(chǎn)生，主機發(fā)出的總線時鐘信號只有在以下的情況才能被改變：慢速的從機器件控制時鐘信號并延長時鐘信號；或者在發(fā)生仲裁時被另一個主機改變 通過以上的分析和總結(jié)，可以將 I2C 總線的基本特性歸納為以下幾點。 I2C 總線是 一個多主結(jié)構(gòu)的總線，即總線上可以有多個主控制器。在一個 I2C 總線系中，器件是發(fā)送器還是接收器由器件的功能決定，很明顯LCD 驅(qū)動器只是一個接收器，而數(shù)據(jù)存儲器則既可以作為接收器又可作為發(fā)送器。 I2C 總線上數(shù)據(jù)的傳輸速率在標(biāo)準(zhǔn)模式下可達到100kbit/s， 在快速模式下可達到 400kbit/s， 在高速模式下可達到 。 當(dāng)總線空閑時， SDA 和 SCL 都處于高電平狀態(tài)。 I2C 總線協(xié)議 I2C 總線的基本特性 I2C 總線支持任何 IC 生產(chǎn)過程（ NMOS、 CMOS 以及雙極性），它采用兩條信號線（串行數(shù)據(jù)信號線 SDA 和串行時鐘信號線 SCL）在連接到總線器件進行數(shù)據(jù)交換。通過 I2C 總線構(gòu)成的微控制器系統(tǒng)結(jié)構(gòu)緊湊、連接簡單、成本低廉，可廣泛應(yīng)用于對體積及生產(chǎn)成本又嚴格要求的消費類電子設(shè)備、手持式終端設(shè)備等。主器件用于啟動總線上的數(shù)據(jù)傳送過程并產(chǎn)生時鐘以開放發(fā)送器，此時任何被尋址的器件均被認為是從器件，總線上的主器件和從器件、發(fā)送器 和接收器的關(guān)系不是恒定不變的，它取決于當(dāng)時數(shù)據(jù)傳輸?shù)姆较颍簿褪钦f一個啟動數(shù)據(jù)傳輸過程的主機既可作發(fā)送器也可以作接收器，而一個從器件同樣既可以作接收器，也可以作發(fā)送器。事實上，在由 I2C 總線接口器件構(gòu)成的電路系統(tǒng)中，所有的節(jié)點都是對等的。圖 11 描述了 I2C 總線接口電路結(jié)構(gòu)。此外， I2C 總線器件的輸出必須是開漏或集電極開路，即具有線與功能。由于接口直接在組件之上，因此 I2C 總線占用的空間非常 小，從而減少了電路板的空間和芯片管腳的數(shù)量，進而降低了互聯(lián)成本。采用 I2C 總線控制就是將微處理器的 SCL(串行時鐘 )、 SDA(串行數(shù)據(jù) )總線與其它集成電路或存儲器連接起來，通過總線來交換信息，實行控制。 I2C 總線詳解 I2C 是英文“ Inter Integrated Circuit”的縮寫。同時，如果有一臺從設(shè)備是低速設(shè)備，它將抑制時鐘線路延緩總線上所有事務(wù)。 I2C 總線還包括了一個利用線與連接的仲裁機制，這就意味著真正的多主體總線可以實現(xiàn)，在特定時間內(nèi)只有一個主控端能夠取得總 線控制權(quán)。 I2C 總線只使用兩根 I/O，就可以對一系列的 I2C 器件進行控制，節(jié)省了 I/O口，受到越來越多工程師的青睞?？刂破鳛榱送桨l(fā)送一個“ 1”，從設(shè)備將其中一部分轉(zhuǎn)換為“ 0”，數(shù)據(jù)通過這種方式從設(shè)備傳輸至控制器。在這個協(xié)議中，單總線通常要求外接一個 4． 7kΩ左右的上拉電阻，用持續(xù) 1 到 15μ s 的低電平來傳送 1，用持續(xù) 60μ s 到 1201μ s 的低電平來傳輸 0。 SPI 允許簡單地連接移位寄存器之類的非智能外圍設(shè)備，連鎖式的移位寄存器可以實現(xiàn)大容量輸入輸出擴展器。 SPI 通過快速 ADC、 DAC、 E2PROM 設(shè)備連接微控制器，分離的輸入輸出插腳保證了數(shù)據(jù)高速率。 第一章 I2C 總線接口 2 第一章 I2C 總線接口 幾種串行總線 雖 然現(xiàn)代的微控制器和 FPGA 提供了大量的 120 插腳，并且 SMD 技術(shù) (表面安裝器件 )也在一塊幾英寸大小的 PCB 上提供了盡可能多 的插腳，但這并沒有影響串行總線連在電路板分立元件連接方面的應(yīng)用 。 本文主要探討用 Verilog 語言，在 FPGA 上實現(xiàn) I2C 總線控制器。因此，如 能使 FPGA 器件具備 I2C 總線接口，將會使其與 I2C 存儲器及其他 I2C 器件的擴展能力大大增強 ?，F(xiàn)場可編程邏輯器件（ FPGA）由于兼具可編程邏輯器件的現(xiàn)場可編程的靈活性，以及門陣列器件集成度高的優(yōu)點，在數(shù)字系統(tǒng)設(shè)計中被廣泛 采用。 I2C 是 一個多主總線，即它可以由多個連接的器件控制。在 I2C 總線中，每個器件都有一個唯一的地址，而且可以是單接收的器件（例如： LCD 驅(qū)動器）或者可以接收也可以發(fā)送的器件（例如：存儲器）。這種總線稱為 Inter 或 I2C 總線。 利用 Modelsim 軟件對設(shè)計程序進行了仿真 ， 模擬 I2C 總線器件和處理器之間的數(shù)據(jù)通 信 ， 仿真結(jié)果表明其能滿足 I2C 總線的電氣特性及傳輸規(guī)范要求 。 采用模塊化和狀態(tài)機相結(jié)合的設(shè)計方法 ， 給出了各個模塊的設(shè)計思路 。 西安郵電學(xué)院畢業(yè)設(shè)計 (論文 )成績評定表 學(xué)生姓名 張寧 性別 男 學(xué)號 06061083 專 業(yè)班 級 自動 0603 課題名稱 I2C 總線控制器的 FPGA 設(shè)計 課題 類型 科研題目 難度 較難 畢業(yè)設(shè)計（論文）時間 2020 年 3 月 8 日 6 月 20 日 指導(dǎo)教師 姚霽 (職稱： 講師 ) 課 題 任 務(wù) 完 成 情 況 論 文 (千字 )； 設(shè)計、計算說 明書 (千字 )； 圖紙 (張 )； 其它 (含附 件 )： 指導(dǎo)教師意見 分項得分： 開題調(diào)研論證 __量（論文內(nèi)容） 分； 創(chuàng)新 分； 論文撰寫（規(guī)范） 分； 學(xué)習(xí)態(tài)度 分； 外文翻譯 分 指導(dǎo)教師審閱成績： 指導(dǎo)教師 (簽字 )： 年 月 日 評 閱 教 師 意見 分項得分：選題 分； 開題調(diào)研論證 _分； 課題質(zhì)量（論文內(nèi)容） 分； 創(chuàng)新 分； 論文撰寫（規(guī)范） 分； 外文翻譯 分 評閱成績： 評閱教師 (簽字 )： 年 月 日 驗收小組意見 分項得分：準(zhǔn)備情況 分； 畢業(yè)設(shè)計（論文）質(zhì)量 __分； （操作）回答問題 分 驗收成績： 驗收教師 (組長 )(簽字 )： 年 月 日 答 辯 小組 意 見 分項得分：準(zhǔn)備情況 分； 陳述情況 分； 回答問題 分； 儀表 分 答辯成績： 答辯小組組長 (簽字 )： 年 月 日 成績計算方法 (填寫本 院（系） 實用比例 ) 指導(dǎo)教師成績 20 (％ ) 評閱成績 30 (％ ) 驗收成績 30 (％ ) 答辯成績 20 (％ ) 學(xué)生實得成績 (百分制 ) 指導(dǎo)教師成績 評閱成績 驗收成績 答辯成績 總評 答辯委員會意見 畢業(yè)論文 (設(shè)計 )總評成績 (等級 )： 院（系） 答辯委員會主任 (簽字 )： 院（系） (簽章 ) 年 月 日 備 注 西安郵電學(xué)院畢業(yè)論文 (設(shè)計 )成績評定表 (續(xù)表 ) 目 錄 摘 要 ...............................................................................................................................I ABSTRACT .................................................................................................................. II 引 言 .............................................................................................................................. 1 第一章 I2C 總線接口 ................................................................................................. 2 幾種串行總線 .................................................................................................... 2 I2C 總線詳解 ..................................................................................................... 3 I2C 總線協(xié)議 ..................................................................................................... 4 I2C 總線的基本特性 .................................................................................. 4 I2C 總線上的時鐘信號 .............................................................................. 5 I2C 總線上的數(shù)據(jù)傳輸 .............................................................................. 5 I2C 總線的地址與尋址 .............................................................................. 8 第二章 FPGA 及其軟件工具 MODELSIM ........................................................... 10 FPGA 概述 ....................................................................................................... 10 軟件工具 MODELSIM ....................................................................................... 11 Modelsim 軟件的界面 ............................................................................. 11 編譯設(shè)計文件 ........................................................................................... 12 啟動仿真 .................................