【正文】 1 0111)，停留在每個(gè)狀態(tài)的時(shí)間由按鍵的機(jī)械物理特性決定，按鍵在閉合和斷開(kāi)的瞬太短的按鍵掃描時(shí)間容易采集到按鍵抖動(dòng)，太長(zhǎng) 的掃描時(shí)間容易丟失某些較快的按鍵信息。若列線(xiàn)全為高電平，則代表所在行無(wú)按鍵按下，若列線(xiàn)出現(xiàn)低電平，則低電平所在的行和出現(xiàn)低電平的列的交叉點(diǎn)處有按鍵 按下。列線(xiàn)通過(guò)上拉電阻截止 +5V 電壓，即列線(xiàn)的輸出被定位到高電平狀態(tài) ；判斷有無(wú)按鍵按下時(shí)通過(guò)行線(xiàn)送出掃描信號(hào)，然后列線(xiàn)讀取狀態(tài)得到。 生成的電路符號(hào)如下，圖 所示 ： C LK C LK_ SC ANC LK_ D EBclk _genins t 圖 時(shí)序產(chǎn)生電路符號(hào) 按鍵掃描電路 所謂行列式鍵盤(pán)掃描，即用帶有 I/O 口的線(xiàn)組成行列式結(jié)構(gòu)，按鍵設(shè)置在行列的西南石油大學(xué)本科畢業(yè)設(shè) 計(jì)（論文） 交點(diǎn)上。 掃描鍵盤(pán)時(shí)鐘 CLK_DEB : OUT STD_LOGIC 鍵盤(pán)消抖 動(dòng)時(shí)鐘 一般消抖動(dòng)信號(hào)時(shí)鐘 頻率必須比其它的電路使用的脈沖信號(hào)頻率更高 ,一般消抖動(dòng)頻率是鍵盤(pán)掃描或 LED 頻率的 4 倍或更高。 分別定義 如下： CLK: IN STD_LOGIC。 . 鍵盤(pán)掃描 鍵盤(pán)處理的重要環(huán)節(jié)是時(shí)序產(chǎn)生、鍵盤(pán)掃描和按鍵消抖，以下分別針對(duì)所涉及到的電路進(jìn)行描述。由于鍵盤(pán)按鍵是一種機(jī)械開(kāi)關(guān)，所以設(shè)計(jì)其控制電路時(shí)，需要涉及到鍵盤(pán)掃描、鍵盤(pán)譯碼，光靠矩 陣鍵盤(pán)是無(wú)法完成按鍵輸入工作的。 根據(jù)系統(tǒng) 工作流程 ，繪制主程序流程圖， 如圖 所示： 西南石油大學(xué)本科畢業(yè)設(shè) 計(jì)（論文） 圖 系統(tǒng)工作 流程 圖 基于 FPGA 的微波爐控制器設(shè)計(jì) 4. 系統(tǒng)詳細(xì)設(shè)計(jì) . 輸入模塊設(shè)計(jì) 輸入模塊采用 4*4 矩陣鍵盤(pán)作為輸入設(shè)備，實(shí)現(xiàn)數(shù)據(jù)輸入控制。在烹飪過(guò)程中，可以按 暫停 /取消 鍵暫停烹飪，或者重 新設(shè)置時(shí)間、溫度、火力。按 TEST 鍵 ， 數(shù)碼管和發(fā)光二極管全亮、全滅交替閃爍 ， 可以測(cè)試數(shù)碼管 和指示燈 工作是否正常。 . 系統(tǒng)的 工作流程 微波爐控制器系統(tǒng)的工作流程 為 ：上電后，系統(tǒng)首先處于一種復(fù)位狀態(tài)，其各電路模塊均處于初始狀態(tài)。具體設(shè)計(jì)時(shí)，采用 4 位 LED 數(shù)碼管顯示加熱倒計(jì)時(shí)， 3 位 LED數(shù)碼管顯示當(dāng)前溫度值， 1 位 LED 數(shù)碼管顯示當(dāng)前火力檔位。由于數(shù)碼管顯示信息較少，一些 信息用數(shù)碼管顯示不夠直觀(guān)，因此本系統(tǒng)在采用數(shù)碼管顯示的同時(shí)，還用發(fā)光二極管作為輔助顯示。其涉及到數(shù)據(jù)的裝載、狀態(tài)轉(zhuǎn)換控制、烹飪計(jì)時(shí)、溫度控制、火力控制、音響效應(yīng)提示等。 . 控制模塊 控制部分作為整個(gè)微波爐控制器系統(tǒng)的核心，它采用 FPGA 芯片作為主控核心，完成許多復(fù)雜的控制和數(shù)據(jù)處理任務(wù)。該矩陣鍵盤(pán)上 16個(gè)按鍵分別是： 10Min 1Min/100℃ /High 10Sec/10℃ /Middle 1Sec/1℃ /Low ▲/+1 復(fù)位 暫停 /取消 測(cè)試 ▼/1 火力設(shè)定 溫度設(shè)定 時(shí)間設(shè)置 烹調(diào) 烘烤 解凍 開(kāi)始 /確認(rèn) 。顯示部分主要監(jiān)視系統(tǒng)工作狀態(tài)并提示用戶(hù)進(jìn)行控制操作。輸入部分主要完成用戶(hù)對(duì)控制功能的設(shè)置，采用按鍵作為輸入設(shè)備。該燈亮?xí)r，表示烹飪完成； ? 意外報(bào)警：提示意外情況發(fā)生。 開(kāi)始 /確認(rèn) ：在選擇烹調(diào)、烘烤、解凍或者設(shè)置時(shí)間、設(shè)定溫度、選擇火力等烹飪參數(shù)后，按下此鍵，開(kāi)始進(jìn)行烹飪。 烘烤 ：快速設(shè)定當(dāng)前烹飪時(shí)間和火力到適合烘烤的值。按下該鍵，進(jìn)入調(diào)整 10Min 1Min/100℃ /High 10Sec/10℃ /Middle 1Sec/1℃ /Low ▲/+1 ▼/1 按鍵狀態(tài)。當(dāng)按下該鍵時(shí)，進(jìn)入調(diào)整 1Min/100℃ /High 基于 FPGA 的微波爐控制器設(shè)計(jì) 10Sec/10℃ /Middle 1Sec/1℃ /Low 按鍵狀態(tài)。按下該鍵，進(jìn)入選擇 1Min/100℃ /High 10Sec/10℃ /Middle 1Sec/1℃ /Low 按鍵狀態(tài)。在食物烹飪過(guò)程中，若按下該鍵，則停止食物烹飪，進(jìn)入待機(jī)狀態(tài)；在參數(shù)設(shè)置時(shí)，若按下此鍵，可取消設(shè)置的參數(shù)。同理，溫度設(shè)定操作如上。由于在時(shí)間設(shè)置和溫 度設(shè)定時(shí)，四個(gè)按鍵初始值均為 0，因此需要借助 ▲/+1 ▼/1 兩個(gè)按鍵共同實(shí)現(xiàn)時(shí)間、溫度的設(shè)定操作。 10Min 1Min/100℃ /High 10Sec/10℃ /Middle 1Sec/1℃ /Low： 四個(gè)鍵用于設(shè)定加熱時(shí)間、最高溫度或者選擇火力檔位。 在圖 中，各按鍵功能如下： 復(fù)位 ：按下此鍵， 系統(tǒng)進(jìn)入初始狀態(tài) ， 8 個(gè)數(shù)碼管上會(huì)顯示 “88888888”的信息，所有 LED 指示燈亮。 以下是該系統(tǒng)總體框圖，如圖 所示： 圖 微波爐控制器系統(tǒng)總體框圖 該控制器系統(tǒng)在 EDA 實(shí)驗(yàn)箱上實(shí)現(xiàn)的 外觀(guān)布局如圖 所示。可以在整個(gè)流程中只使用這些界面中的一個(gè)，也可以在設(shè)計(jì)流程的不同階段使用不同的界面。這些操作都可以利用 Quartus II 軟件實(shí)現(xiàn)。 Altera 公司的 Quartus II 設(shè)計(jì)軟件提供完整的多平臺(tái)設(shè)計(jì)環(huán)境，能夠直接滿(mǎn)足特定設(shè)計(jì)需要，為可編程芯片系統(tǒng)（ SOPC）提供全面的設(shè)計(jì)環(huán)境。 Quartus II 軟件能夠編譯 HardCopy Stratix 器件，從 而提供了高性能低成本器件的解決方法。這些技術(shù)包括： Quartus II 芯片編輯器； 在 LogicLock(tm)區(qū)域中實(shí)現(xiàn)布局布線(xiàn)鎖定的能力； 西南石油大學(xué)本科畢業(yè)設(shè) 計(jì)（論文） 使用漸進(jìn)式編譯，僅實(shí)現(xiàn)對(duì)部分改動(dòng)的設(shè)計(jì)進(jìn)行修改。然而， Quartus II 軟件能夠輕松地實(shí)現(xiàn)后期設(shè)計(jì)更改。這個(gè)工具基于當(dāng)前設(shè)計(jì)工程設(shè)置和約束，提供詳細(xì)的優(yōu)化設(shè)計(jì)時(shí)序性能的建議。用戶(hù)可以使用設(shè)計(jì)空間搜索器（ DSE）采用自動(dòng)技術(shù)，是寄存器到寄存器設(shè)計(jì)性能平均提高 21%。 最易使用的設(shè)計(jì)優(yōu)化技術(shù) Quartus II 軟件采用按鍵式設(shè)計(jì)流程，滿(mǎn)足了大部分設(shè)計(jì)的時(shí)序要求。 更快的時(shí)序逼近 Quartus II 軟件用戶(hù)能夠利用強(qiáng)大的時(shí)序逼近流程特性來(lái)優(yōu)化設(shè)計(jì)，使其超過(guò)按鍵式編譯結(jié)果的性能。 Quartus II 軟件具有以下特性： 提供的集成物理綜合技術(shù) Quartus II 軟件包括唯一的 FPGA 供應(yīng)商提供的集成物理綜合優(yōu)化技術(shù)。 . Quartus II 開(kāi)發(fā)系統(tǒng)簡(jiǎn)介 Altera 公司的 Quartus II 開(kāi)發(fā)系統(tǒng)以其獨(dú)特的設(shè)計(jì)理念，為用戶(hù)提供了一種全新的可編程邏輯器件開(kāi)發(fā)系統(tǒng)。這些模塊可以預(yù)先設(shè)計(jì)或者使用以前設(shè)計(jì)中的基于 FPGA 的微波爐控制器設(shè)計(jì) 存檔模塊，將這些模塊存放在庫(kù)中，就可以在以 后的設(shè)計(jì)中進(jìn)行復(fù)用。 (5) VHDL 語(yǔ)言程序易于共享和復(fù)用 VHDL 語(yǔ)言采用基于庫(kù) ( library) 的設(shè)計(jì)方法。這樣做的好處是可以使設(shè)計(jì)人員集中精力進(jìn)行電路設(shè)計(jì)的優(yōu)化，而不需要考慮其他的問(wèn)題。 (3) VHDL 語(yǔ)言具有很強(qiáng)的移植能力 VHDL 語(yǔ)言很強(qiáng)的移植能力主要體現(xiàn)在：對(duì)于同一個(gè)硬件電路的 VHDL 語(yǔ)言描述，它可以從一個(gè)模擬器移植到另一個(gè)模擬器上，從一個(gè)綜合器移植到另一個(gè)綜合器上，或者從一個(gè)工作平臺(tái)移植到另一個(gè)工作平臺(tái)上去執(zhí)行。 VHDL 語(yǔ)言的強(qiáng)大描述能力還體現(xiàn)在它具有豐富的數(shù)據(jù)類(lèi)型。 (2) VHDL 語(yǔ)言具有強(qiáng)大的硬件描述能力 VHDL 語(yǔ)言具有多層次的電路設(shè)計(jì)描述功能，既可描述系統(tǒng)級(jí)電路，也可以描述門(mén)級(jí)電路；描述方式既可以采用行為描述、寄存器傳輸描述或者結(jié)構(gòu)描述，也可以采用三者的混合描述方式。此外， VHDL 語(yǔ)言能夠同時(shí)支持同 步電路、異步電路和隨機(jī)電路的設(shè)計(jì)實(shí)現(xiàn)，這是其他硬件描述語(yǔ)言所不能比擬的。歸納起來(lái)， VHDL 語(yǔ)言主要具有以下優(yōu)點(diǎn)： (1) VHDL 語(yǔ)言功能強(qiáng)大，設(shè)計(jì)方式多樣 VHDL 語(yǔ)言具有強(qiáng)大的語(yǔ)言結(jié)構(gòu) , 只需采用簡(jiǎn)單明確的 VHDL 語(yǔ)言程序就可以述十分復(fù)雜的硬件電路。這種將設(shè)計(jì)實(shí)體分成內(nèi)外部分的概念是 VHDL 系統(tǒng)設(shè)計(jì)的基本點(diǎn)。 VHDL 的程序結(jié)構(gòu)特點(diǎn)是將一項(xiàng)工程設(shè)計(jì)，或稱(chēng)設(shè)計(jì)實(shí)體（可以是一個(gè)元件，一個(gè)電路模塊或一個(gè)系統(tǒng)）分成外部（或稱(chēng)可視部分 ,及端口 )和內(nèi)部（或稱(chēng)不可西南石油大學(xué)本科畢業(yè)設(shè) 計(jì)（論文） 視部分），既涉及實(shí)體的內(nèi)部功能和算法完成部分。 VHDL 主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)，行為，功能和接口。 . VHDL 語(yǔ)言概述 VHDL 的英文全名是 VeryHighSpeed Integrated Circuit Hardware Description Language，誕生于 1982 年。廠(chǎng)商也可能會(huì)提供便宜的但是編輯能力差的FPGA。 FPGA 一般來(lái)說(shuō)比 ASIC（專(zhuān)用集成芯片）的速度要慢，無(wú)法完成復(fù)雜的設(shè)計(jì)，而且消耗更多的電能。 系統(tǒng)設(shè)計(jì)師可以根據(jù)需要通過(guò)可編輯的連接把 FPGA 內(nèi)部的邏輯塊連接起來(lái)，就好像一個(gè)電路試驗(yàn)板被放在了一個(gè)芯片里。這些可編輯元件可以被用來(lái)實(shí)現(xiàn)一些基本的邏輯門(mén)電路（比如 AND、 OR、 XOR、NOT）或者更復(fù)雜一些的組合功能比如解碼器或數(shù)學(xué)方程式。它是作為專(zhuān)用集成電路（ ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門(mén)電路數(shù)有限的缺點(diǎn)。 該系統(tǒng)在功能執(zhí)行時(shí)，能實(shí)現(xiàn)門(mén)開(kāi)關(guān)檢測(cè)、鍵盤(pán)輸入掃描、溫度控制、 LED 顯示、工作狀態(tài)指示、蜂鳴等。其中，預(yù)制方案提供烹調(diào)、烘烤、解凍等系統(tǒng)烹調(diào)流程，僅供用戶(hù)選擇，無(wú)需設(shè)置；而自定義方案，用戶(hù)根據(jù)食物含量、重量等手動(dòng)設(shè)置時(shí)間、溫度和選擇火力等操作。 該微波爐控制系統(tǒng)，除實(shí)現(xiàn)常規(guī)的解凍、烹調(diào)、烘烤的基本功能外，還進(jìn)行了創(chuàng)新設(shè)計(jì)，實(shí)現(xiàn)了微波爐的自定義設(shè)置。本設(shè)計(jì)采用先進(jìn)的 EDA 技術(shù)，利用 VHDL 設(shè)計(jì)語(yǔ)言，設(shè)計(jì)一種新型的微波爐控制器。 ? 顯示微波爐控制器的烹調(diào)狀態(tài)。 ? 可以控制火力大小，供選擇的火力檔位有高、中、低三個(gè)火力檔位。 ? 可以根據(jù)需要設(shè)置烹調(diào)時(shí)間的長(zhǎng)短，系統(tǒng)最長(zhǎng)的烹調(diào)時(shí)間 為 59 分 59 秒；開(kāi)始烹調(diào)后，能夠顯示剩余時(shí)間的多少。針對(duì)這些問(wèn)題，筆者認(rèn)為有必要研制一種操作簡(jiǎn)單且烹調(diào)效果好的微波爐，根據(jù)一些家常菜按固定程序烹調(diào)的現(xiàn)象，可采取分時(shí)、分檔火力加熱，節(jié)時(shí)又節(jié)能。而現(xiàn)有市售的微波爐其主要弊端為：不能按既有程序進(jìn)行烹調(diào)，需要使用者根據(jù)食物的類(lèi)型、數(shù)量、溫度等因素去設(shè)定微波爐的工作時(shí)間，若設(shè)定的工作時(shí)間過(guò)長(zhǎng)，含水分較多的食物可能會(huì)產(chǎn)生過(guò)熱碳化 的現(xiàn)象，若時(shí)間過(guò)短則達(dá)不到預(yù)期的烹調(diào)效果。 . 任務(wù)的提出 在現(xiàn)代人快節(jié)奏生活中，微波爐已成為便捷生活的一部分。本文采用先進(jìn)的 EDA 技術(shù) ， 利用 Quartus II 工作平臺(tái)和 VHDL 設(shè)計(jì)語(yǔ)言，設(shè)計(jì)了一種新型的微波爐控制器系統(tǒng)。作為現(xiàn)代的烹飪工具，微波爐的控制器體現(xiàn)著它的重要性能指標(biāo)。微波爐由 2450MHz 的超高頻來(lái)加熱食物。 經(jīng)過(guò) 對(duì)系統(tǒng)做 需求分析， 詳細(xì)功能 設(shè)計(jì) 、編碼 ， 模塊連接 ，并利用 FPGA 實(shí)現(xiàn)相應(yīng)的功能，經(jīng)過(guò)波形仿真、下載調(diào)試，驗(yàn)證了設(shè)計(jì)方案的可行性及實(shí)現(xiàn)方法的有效性，基本實(shí)現(xiàn)了系統(tǒng)的要求。 主要有 以下幾個(gè)模塊：輸入模塊、控制模塊 和 顯示模塊。論文 主要闡述 模塊化設(shè)計(jì) 的 思想和狀態(tài)圖 的 描述方法 ，以及他們 在硬件描述語(yǔ)言中的應(yīng)用，并展示了其在 Quartus II 開(kāi)發(fā)系統(tǒng)下的仿真結(jié)果 。 摘 要 本論文介紹了應(yīng)用 FPGA 芯片和硬件描述語(yǔ)言 (VHDL)設(shè)計(jì)微波爐控制器系統(tǒng)的方法。 系統(tǒng)使用 VHDL 編程實(shí)現(xiàn)各底層模塊的功能，頂層的設(shè)計(jì)采用圖形輸入完成。 微波爐控制器系統(tǒng)是一個(gè)實(shí)用型的系統(tǒng)，系統(tǒng)不僅 具有 操作簡(jiǎn)單 的功能， 而且烹調(diào)效果好， 你 可以按 照 固定程序 烹調(diào) 一些家常菜， 可以 采取分時(shí)、分 不同級(jí)別 火力加熱， 既能節(jié)約時(shí)間又能節(jié)約能源 。輸入模塊 實(shí)現(xiàn) 按鍵掃描和鍵盤(pán)譯碼 、 控制模塊包括狀態(tài)轉(zhuǎn)換控制、數(shù)據(jù)裝載、烹飪計(jì)時(shí)、溫度控制、音效提示 等 等 、 顯示模塊涉及到顯示譯碼和指示燈的閃爍。 關(guān)鍵詞： FPGA； VHDL；微波爐；狀態(tài)圖；定時(shí)器 Abstract This paper introduces the method that applying FPGA chip and VHDL to design the control system of microwave ovens. The system uses VHDL to fulfill the function of each bottom module and the design of the top layer is pleted via graphic entering. This paper mainly illustrates the idea of module design and description method of state chart and that their application in VHDL and simulation results in the develop system of Quartus II. Microwave controller system is a utilitytype system that includes not only the function of simple operation,