【摘要】理工大學學士學位論文I基于ModelSim的FFT算法的設計學士學位論文理工大學學士學位論文II摘要快速傅立葉變換(FFT)作為時域和頻域轉換的基本運算,是數字譜分析的必要前提。傳統(tǒng)的FFT使用軟件或DSP實現,高速處理時實時性較難滿足,因此專用集成電路(ASIC)和可編程邏輯器件(以現場可編程門陣列FPGA
2025-07-11 15:03
【摘要】理工大學學士學位論文基于ModelSim的FFT算法的設計學士學位論文摘要快速傅立葉變換(FFT)作為時域和頻域轉換的基本運算,是數字譜分析的必要前提。傳統(tǒng)的FFT使用軟件或DSP實現,高速處理時實時性較難滿足,因此專用集成電路(ASIC)和可編程邏輯器件(以現場可編程門陣列FPGA為代表)應運而生。速度上ASIC更占優(yōu)勢,但是隨著點數的增加,芯片面積將迅速擴大,也就意味著成本
2025-07-03 18:05
【摘要】基于vc的“連珠球”游戲設計“LinkBall”GameDesignBasedOnVC專業(yè):計算機科學與技術姓名:涂儀指導教師:申請學位級別:學士論文提交日期:學位授予單位:天津科技大學I摘要休閑游戲是一種讓人們在零散的閑暇時間中能夠娛樂的小游戲,近幾年在移動平臺中大出風頭。這類
2025-07-03 19:22
【摘要】哈爾濱理工大學學士學位論文哈爾濱理工大學畢業(yè)設計題目:基于熱電偶的控溫器設計院系:電氣與電子工程學院2013年6月21日基于熱電偶的控溫器設計摘要熱電偶(ther
2025-07-04 03:49
【摘要】學位論文基于步進電機的智能小車設計學科專業(yè):電子信息工程太原工業(yè)學院TaiyuanInstituteofTechnology太原工業(yè)學院畢業(yè)設計(論文)I誠信聲
2025-07-10 12:43
【摘要】北方民族大學學士學位論文論文題目:基于PLC的音樂噴泉控制系統(tǒng)設計——軟件設計北方民族大學教務處制畢業(yè)設計(論文)原創(chuàng)性聲明和使用授權說明原
2025-07-11 12:22
【摘要】哈爾濱理工大學學士學位論文-I-哈爾濱理工大學畢業(yè)設計題目:基于熱電偶的控溫器設計院系:電氣與電子工程學院2020年
2024-09-09 21:33
【摘要】太原工業(yè)學院畢業(yè)設計(論文)學位論文基于步進電機的智能小車設計學科專業(yè):電子信息工程太原工業(yè)學院TaiyuanInstituteofTechnologyI太原工業(yè)學院畢業(yè)設計(論文)誠信聲明本人申明:本人所提交的畢業(yè)論文《基于步進電機的智能小
2025-07-03 20:40
【摘要】基于vc的“連珠球”游戲設計“LinkBall”GameDesignBasedOnVC專業(yè):計算機科學與技術姓名:涂儀指導教師:申請學位級別:學士論文提交日期:學位授予單位:
2025-07-11 09:11
【摘要】哈爾濱理工大學學士學位論文基于Matlab的鎖相環(huán)設計摘要隨著現代集成電路技術的發(fā)展,鎖相環(huán)已經成為集成電路設計中非常重要的一個部分,所以對鎖相環(huán)的研究具有積極的現實意義。鎖相環(huán)電路是一種輸出信號在頻率和相位上能夠與輸入參考信號同步的電路,鎖相環(huán)由于其具有一系列獨特的優(yōu)良性能,它已經成為通信、雷達、導航、電子儀器儀表等設備中不可缺少的一部分。所以這些年來鎖相環(huán)的設計與研究工作也越
2025-06-24 16:48
【摘要】北方民族大學學士學位論文論文題目:基于PLC的音樂噴泉控制系統(tǒng)設計——軟件設計北方民族大學教務處制畢業(yè)設計(論文)原創(chuàng)性聲明和使用授權說明原創(chuàng)性聲明本人鄭重承諾:所呈交的畢業(yè)設計(論文),是我個人在指導教師
2025-08-02 05:31
【摘要】理工大學學士學位論文摘要本文通過對數字通信的各種信道編碼方式、差錯控制的類型以及差錯控制編碼分類進行總結和分析,根據各種常用信道編碼的比特差錯率和碼字差錯率之間關系的差異,得出了差錯控制編碼對數字通信系統(tǒng)可靠性影響的定量計算結果。本文介紹了線性分組碼、循環(huán)碼和卷積碼的相關內容,運用SystemView軟件對差錯
2025-07-03 18:43
【摘要】學校代碼:10904學士學位論文基于Android的社交分享平臺的設計姓名:學號:指導教師:學院:信息科學與工程學院專業(yè):計算機科學與技術完成日
2025-07-20 14:56
【摘要】學士學位論文基于Android的社交分享平臺的設計姓名:學號:指導教師:學院:信息科學與工程學
2024-09-08 18:31
【摘要】沈陽理工大學學士學位論文摘要VHDL(即超高速集成電路硬件描述語言)是隨著可編程邏輯器件(PLD)的發(fā)展而發(fā)展起來的一種硬件描述語言,主要用于描述數字系統(tǒng)的結構、行為、功能和接口,是電子設計自動化(EDA)的關鍵技術之一。它采用一種自上而下(top-down)的設計方法,即從系統(tǒng)總體要求出發(fā),自上至下地逐步將設計內容細化,如劃分為若干子模塊,最后完成系統(tǒng)硬件的整體設計。它支持設計庫
2025-07-03 19:09