【正文】 通、可鎖存的單緩沖輸入方式。 (8) DGND：數(shù)字量地。 (6) Vcc：芯片供電電壓，范圍為 (+5~15)V。 (5) VREF：參考電壓輸入端，此端可接一個(gè) 正電壓，也可接一個(gè)負(fù)電壓，它決定 0至 255 的數(shù)字量轉(zhuǎn)化出來(lái)的模擬量電壓值的幅度， VREF范圍為 (+10～ 10)V。 (3) IOUT2：模擬電流輸出端 2， IOUT2與 IOUT1的和為一個(gè)常數(shù)，即 IOUT1＋ IOUT2＝常數(shù)。 畢業(yè)設(shè)計(jì)（論文） 17 D01D12D23D34D45D56D67D78W R 19W R 210CS11X F E R12AGND13DGND14I out 215I out 116R F B17V R E F18I L E19V c c20D A C 0832 圖 25 DAC0832管腳圖 圖 26 DAC0832內(nèi)部結(jié)構(gòu) (1) DI7～ DI0： 8 位的數(shù)據(jù)輸入端， DI7為最高位。 DAC0832 管腳功能介紹 DAC0832 管腳如圖 25 所示 。要是需要相應(yīng)的模擬信號(hào)，可通過(guò)一個(gè)高輸入阻抗的線性運(yùn)算放大器實(shí)現(xiàn)這個(gè)供功能。 DAC0832 內(nèi)部結(jié) 構(gòu) :芯片內(nèi)有兩級(jí)輸入寄存器，使 DAC0832 具備雙緩沖、單緩沖和直通三種輸入方式，以便適于各種電路的需要 (如要求多路 D/A 異步輸入、同步轉(zhuǎn)換等 )。利用 D/A 轉(zhuǎn)換器可以產(chǎn)生各種波形，如方波、三角波、正弦波、鋸齒波等以及它們組合產(chǎn)生的復(fù)合波形和不規(guī)則波形。 畢業(yè)設(shè)計(jì)（論文） 15 圖 22 74LS164 功能圖 圖 23 74LS164引腳 表 1 74LS164引腳說(shuō)明 符號(hào) 引腳 說(shuō)明 DSA 1 數(shù)據(jù)輸入 DSB 2 數(shù)據(jù)輸入 Q0~Q3 3~6 輸出 GND 7 地 (0 V) CP 8 時(shí)鐘輸入（ 低電平到高電平邊沿觸發(fā)） /M/R 9 中央復(fù)位輸入（低電平有效） Q4~Q7 10~13 輸出 VCC 14 正電源 表 2 74LS164功能表 H = HIGH（高）電平 h = 先于低 至 高時(shí)鐘躍變一個(gè)建立時(shí)間 (setup time) 的 HIGH（高）電平 L = LOW（低）電平 l = 先于低 至 高時(shí)鐘躍變一個(gè)建立時(shí)間 (setup time) 的 LOW（低）電平 工作模式 輸入 輸出 /M/R CP DSA DSB Q0 Q1至 Q7 復(fù)位（清除） L L X X L L 至 L 移位 H ↑ l l L q0至 q6 H ↑ l h L q0 至 q6 H ↑ h l L q0 至 q6 H ↑ h H H q0 至 q6 畢業(yè)設(shè)計(jì)（論文） 16 q = 小寫字母代表先于低 至 高時(shí)鐘躍變一個(gè)建立時(shí)間的參考輸入 (referenced input) 的狀態(tài) ↑ = 低 至 高時(shí)鐘躍變 顯示電路設(shè)計(jì) 330330330 330Q7Q6Q5Q4Q3Q2Q1Q0 DSA DSB GND VCC MR CP74LS164Q7Q6Q5Q4Q3Q2Q1Q0 DSA DSB GND VCC MR CP74LS164Q7Q6Q5Q4Q3Q2Q1Q0 DSA DSB GND VCC MR CP74LS164Q7Q6Q5Q4Q3Q2Q1Q0 DSA DSB GND VCC MR CP74LS164A1f2g3e4d5A6c8DP7b9a10A1f2g3e4d5A6c8DP7b9a10A1f2g3e4d5A6c8DP7b9a10A1f2g3e4d5A6c8DP7b9a10330 330 330 330VCC12345678RST9RXD10TXD11INT012INT113T014T115WR16RD17XTAL218XTAL119Vss202122232425262728PSEN29ALE30EA313233343536373839Vcc4089c51GNDVCC 圖 24 顯示電路 D/A 轉(zhuǎn)換電路設(shè)計(jì)和論證 DAC0832 是 CMOS 工藝制造的 8位 D/A 轉(zhuǎn)換器，屬于 8位電流輸出型 D/A 轉(zhuǎn)換器，轉(zhuǎn)換時(shí)間為 1us，片內(nèi)帶輸入數(shù)字 鎖存器。 C 至 +125 176。 C 至 +85 176。 多種封裝形式 。 HBM EIA/JESD22A114B 超過(guò) 2000 V。 異步中央復(fù)位符合 JEDEC 標(biāo)準(zhǔn) no. 7A。為了保護(hù)數(shù)碼管的壽命， 74LS164 跟數(shù)碼管之間需要330 歐 的上拉電阻。而用 4 個(gè)移位寄存器 74LS164 驅(qū)動(dòng) 4個(gè)數(shù)碼管的連接方式屬于靜態(tài)顯示。 主復(fù)位 (MR) 輸入端上的一個(gè)低電平將使其它所有輸入端都無(wú)效，同時(shí)非同步地清除寄存器，強(qiáng)制所有的輸出為低電平。兩個(gè)輸入端或者連接在一起，或者把不用的輸入端接高電平，一定不要懸空。 74HC16 74HCT164 是 8 位邊沿觸發(fā)式移位寄存器，串行輸入數(shù)據(jù)，然后并行輸出。 其內(nèi)部結(jié)構(gòu)如圖 21 所示。陰極作為“段”控制端，當(dāng)某段控制端為低電平時(shí)，該段對(duì)應(yīng)的發(fā)光二極管導(dǎo)通并點(diǎn)亮。 圖 20 LED 數(shù)碼管引腳 畢業(yè)設(shè)計(jì)（論文） 14 本次采用的是共陽(yáng)極數(shù)碼管。 單個(gè) 數(shù)碼管的外部引腳如圖 20 所示。各個(gè)鍵的功能定義如下：其中 0～ 9 數(shù)字鍵用于預(yù)設(shè)波形頻率輸出鍵， F 鍵用于頻率預(yù)置確認(rèn)鍵， A 鍵用于頻率步進(jìn)“ +”鍵（步進(jìn)為 10Hz），B 鍵用于頻率步進(jìn)“－”鍵， C 鍵用于切換輸出波形類型， D 鍵、 E 鍵懸空。如圖 18。例如 4 4 的行、列結(jié)構(gòu)可組成 16 個(gè)鍵的鍵盤，比一個(gè)鍵位用一根 I/O 口線的獨(dú)立式鍵盤少了一半的 I/O 口線。 畢業(yè)設(shè)計(jì)（論文） 12 圖 17 獨(dú)立式鍵盤 矩陣式鍵盤又叫行列式鍵盤。 圖 16 單穩(wěn)態(tài)硬件消抖電路 鍵盤的結(jié)構(gòu)形式一般有兩種：獨(dú)立式鍵盤與矩陣式鍵盤。如圖 16 所示。這種做法，工作可靠，且節(jié)省機(jī)時(shí)。 消除按鍵盤抖動(dòng)通常有兩種方法：硬件消抖和軟件消抖。一個(gè)電信號(hào)通過(guò)機(jī)械觸點(diǎn)的斷開(kāi)、閉合過(guò)程，完成高、低電平的切換。所 以準(zhǔn)確無(wú)誤地辨認(rèn)每個(gè)鍵的動(dòng)作及其所處的狀態(tài)，是系統(tǒng)能否正常工作的關(guān)鍵。等鍵釋放電平后再轉(zhuǎn)去執(zhí)行相應(yīng)的功能程序，以防止一次擊鍵多次執(zhí)行的錯(cuò)誤發(fā)生。 有時(shí)，由于操作人員按鍵動(dòng)作不夠熟練，會(huì)使一次按鍵產(chǎn)生多次擊鍵的效果，及重鍵的情形。如視按 下時(shí)間最長(zhǎng)者為有效鍵，或認(rèn)為最先按下的鍵為當(dāng)前的按鍵，也可以將最后釋放的鍵看成是輸入鍵。所以，通過(guò)電平狀態(tài)（高或低）的檢測(cè)，便可確定相應(yīng)按鍵是否已被按下。鍵的閉合與否，取決于機(jī)械彈性開(kāi)關(guān)的通、斷狀態(tài)。鍵盤是計(jì)算機(jī)應(yīng)用系統(tǒng)中的一個(gè)重要組成部分，設(shè)計(jì)時(shí)必須解決下述一些問(wèn)題。非編碼鍵盤則是通過(guò)軟件來(lái)確定按鍵并計(jì)算鍵值。編碼鍵盤能自動(dòng)識(shí)別按下的鍵并產(chǎn)生相應(yīng)代 畢業(yè)設(shè)計(jì)（論文） 11 碼，以并行或串行方式發(fā)給 CPU。 鍵盤設(shè)計(jì)需要解決的幾個(gè)問(wèn)題 鍵盤是若干按鍵的集合，是向系統(tǒng)提供操作人員干預(yù)命令及數(shù)據(jù)的接口設(shè)備。一個(gè)安全可靠的控制系統(tǒng)必須具有方便的交互功能。這些輸入 /輸出設(shè)備主要有鍵盤、顯示器和打印機(jī)等。 51 單片機(jī)在系統(tǒng)復(fù)位時(shí)，將其內(nèi)部的一些重要寄存器設(shè)置為特定的值，至于內(nèi)部 RAM 內(nèi)部的數(shù)據(jù)則不變。 IP＝ 00000B，表明各個(gè)中斷源處于低優(yōu)先級(jí)； IE＝ 0 00000B，表明各個(gè)中斷均被關(guān)斷； 系統(tǒng)復(fù)位是任何微機(jī)系統(tǒng)執(zhí)行的第一步，使整個(gè)控制芯片回到默認(rèn)的硬件狀態(tài)下。單片機(jī)冷啟動(dòng)后，片內(nèi) RAM 為隨機(jī)值，運(yùn)行中的復(fù)位操作不改變片內(nèi) RAM 區(qū)中的內(nèi)容， 21 個(gè)特殊功能寄存器復(fù)位后的狀態(tài)為確定值。復(fù)位電路通常采用上電自動(dòng)復(fù)位（如圖 15（ a））和按鈕復(fù)位（如圖 15（ b））兩種方式。 單片機(jī)的復(fù)位是由外部的復(fù)位電路來(lái)實(shí)現(xiàn)的。 12345678RST9RXD10TXD11INT012INT113T014T115WR16RD17XTAL218XTAL119Vss202122232425262728PSEN29ALE30EA313233343536373839Vcc4089c51GNDVCC22uFC310KR5S1VCC 圖 14 復(fù)位電路 畢業(yè)設(shè)計(jì)（論文） 10 復(fù)位功能 復(fù)位電路的基本功能是：系統(tǒng)上電時(shí)提供復(fù)位信號(hào)，直至系統(tǒng)電源穩(wěn)定后，撤銷復(fù)位信號(hào)。但單片機(jī)本身是不能自動(dòng)進(jìn)行復(fù)位的，必須配合相應(yīng)的外部電路才能實(shí)現(xiàn)。單片機(jī)啟運(yùn)運(yùn)行時(shí)，都需要先復(fù)位，其作用是使 CPU 和系統(tǒng)中其他部件處于一個(gè)確定的初始狀態(tài)，并從這個(gè)狀態(tài)開(kāi)始工作。本設(shè)計(jì)使用的石英晶體振蕩器的頻率為 ，電容的主要作用是幫助振蕩器起振和 畢業(yè)設(shè)計(jì)（論文） 9 穩(wěn)定電路，其值的大小對(duì)振蕩頻率有少許影響，本設(shè)計(jì)中選擇 C1和 C2電容值為 30pf。引腳 XTAL1 為反相器的輸入端，引腳 XTAL2 為輸出端。本設(shè)計(jì)中選用內(nèi)部時(shí)鐘方式。時(shí)鐘電路是單片機(jī)工作的時(shí)間基準(zhǔn)，決定單片機(jī)工作的速度。 時(shí)鐘電路設(shè)計(jì)和論證 時(shí)鐘電路是單片機(jī)系統(tǒng)的心臟，它控制著單片機(jī)的工作節(jié)奏。 AT89C51 的主要功能特性：（ 1） 工作電壓為 4~ V，工作頻率為 0~22 MHz；（ 2）片內(nèi)振蕩器和時(shí)鐘（ CLOCK）電路；（ 3） 128*8位供存儲(chǔ)數(shù)據(jù)的片內(nèi) RAM；（ 4） 32 根可編程 I/O 線；（ 5） 2 個(gè) 16 位定時(shí)器 /計(jì)數(shù)器；（ 6） 具有 6個(gè)中斷源；（ 7） 可編程全雙工串行口；（ 8） 具有多種封裝方式；（ 9） 程序存儲(chǔ)器可擴(kuò)展至 64KB（ ROM）， 數(shù)據(jù)存儲(chǔ)器可擴(kuò)展至 64KB（ RAM）。如采用外部時(shí)鐘源驅(qū)動(dòng)器件， XTAL2 應(yīng)不接。該反向放大器可以配置為片內(nèi)振蕩器。 XTAL2：來(lái)自反向振蕩器的輸出。在 FLASH 編程期間，此引腳也用于施加 12V 編程電源（ VPP）。 /EA/VPP：當(dāng) /EA 保持低電平時(shí)，則在此期間外部程序存儲(chǔ)器（ 0000HFFFFH），不管是否有 內(nèi)部程序存儲(chǔ)器。在由外部程序存儲(chǔ)器取指期間，每個(gè)機(jī)器周期兩次 /PSEN 有效。如果微處理器在外部執(zhí)行狀態(tài) ALE 禁止，置位無(wú)效。此時(shí)， ALE 只有在執(zhí)行 MOVX， MOVC 指令是 ALE才起作用。 然而要注意的是：每當(dāng)用作外部數(shù)據(jù)存儲(chǔ)器時(shí)，將跳過(guò)一個(gè) ALE 脈沖。在平時(shí)， ALE 端以不變的頻率周期輸出正脈沖信號(hào)，此頻率為振蕩器頻率的 1/6。 ALE/PROG：當(dāng)訪問(wèn)外部存儲(chǔ)器時(shí)，地址鎖存允許的輸出電平用于鎖存地址的地位字節(jié)。 RST：復(fù)位輸入。作為輸入，由于外部下拉為低電平， P3 口將輸出電流（ ILL）這是由于上拉的緣故。 P3 口： P3 口管腳是 8 個(gè)帶內(nèi)部上拉電阻的雙向 I/O 口，可接收輸出 4 個(gè) TTL 門電流。在給出地址“ 1”時(shí)，它利用內(nèi)部上拉優(yōu)勢(shì)，當(dāng)對(duì)外部八位地址數(shù)據(jù)存儲(chǔ)器進(jìn)行讀寫時(shí)， P2 口輸出其特殊功能寄存器的內(nèi)容。這是由于內(nèi)部上拉的緣故。 P2 口： P2 口為一個(gè)內(nèi)部上拉電阻的 8 位雙向 I/O 口， P2 口緩沖器可接收，輸出 4個(gè) TTL 門電流，當(dāng) P2 口被寫“ 1”時(shí)，其管腳被內(nèi)部上拉電阻拉高，且作為輸入。 P1 口管腳寫入 1 后，被內(nèi)部上拉為高，可用作輸入， P1 口被外部下拉為低電平時(shí)，將輸出電流，這是由于內(nèi) 部上拉的緣故。在 FIASH 編程時(shí)， P0 口作為原碼輸入口，當(dāng) FIASH 進(jìn)行校驗(yàn)時(shí)，