【正文】 L EQU 3DH 。AD 地址 DAADH EQU 0F700H 。 [4] 閻石 .數(shù)字電子技術(shù)基礎(chǔ) .第五版 .高等教育出版社出版 . [5] 宋濤 .通用集成電路速查手冊(cè) .第二版 .山東科學(xué)技術(shù)出版社 . [6] 康華光 .電子技術(shù)基礎(chǔ) (數(shù)字部分 )第五 版 .高等教育出版社 . [7] 韓廣興 .電子元器件與實(shí)用電路基礎(chǔ) .修訂版 .電子工業(yè)出版社 附錄 1 核心板 FPGA IO 引腳分配表 ： 序號(hào) 引腳標(biāo)號(hào) FPGA 管腳 IO 口方向 功能 備注 1 SDRAM_A0 184 O SDRAM 地址線 2 SDRAM_A1 183 3 SDRAM_A2 182 4 SDRAM_A3 181 5 SDRAM_A4 179 6 SDRAM_A5 180 7 SDRAM_A6 187 8 SDRAM_A7 188 9 SDRAM_A8 193 10 SDRAM_A9 194 11 SDRAM_A10 185 12 SDRAM_A11 195 13 SDRAM_A12 196 14 SDRAM_D0 226 IO SDRAM 數(shù)據(jù)線 15 SDRAM_D1 225 16 SDRAM_D2 224 17 SDRAM_D3 223 18 SDRAM_D4 222 19 SDRAM_D5 215 20 SDRAM_D6 214 21 SDRAM_D7 213 22 SDRAM_D8 216 23 SDRAM_D9 217 24 SDRAM_D10 218 25 SDRAM_D11 219 26 SDRAM_D12 227 27 SDRAM_D13 228 28 SDRAM_D14 233 29 SDRAM_D15 234 30 SDRAM_BA0 197 O BA0、 1 決定哪個(gè) BANK 31 SDRAM_BA1 186 O 有效 32 SDRAM_DQML(0) 207 O 輸入 /輸出屏蔽 Masked 33 SDRAM_DQMH(1) 208 O 34 SDRAM_nRAS 202 O 命令的讀入 35 SDRAM_nCAS 203 O 36 SDRAM_nWE 206 O 37 SDRAM_CLK 144 O SDRAM 時(shí)鐘 38 SDRAM_CKE 201 O 時(shí)鐘使能 39 SDRAM_nCS1 200 O SDRAM1 片選 40 SDRAM_nCS2 235 O SDRAM2 片選 41 D0 93 IO Nor Flash 以及外擴(kuò)的數(shù)據(jù)總線 42 D1 94 43 D2 95 44 D3 98 45 D4 99 46 D5 100 47 D6 101 48 D7 104 49 D8 74 50 D9 73 51 D10 68 52 D11 67 53 D12 66 54 D13 65 55 D14 61 56 D15 62 57 A0 115 O Nor Flash 以及外擴(kuò)的地址總線 58 A1 83 59 A2 84 60 A3 85 61 A4 86 62 A5 87 63 A6 106 64 A7 107 65 A8 108 66 A9 113 67 A10 114 68 A11 82 69 A12 79 70 A13 78 71 A14 77 72 A15 76 73 A16 60 74 A17 59 75 A18 58 76 A19 75 77 A20 117 78 A21 118 79 A22 119 80 nWE 105 O 寫信號(hào) 81 nOE 56 O 讀 信號(hào) 82 FLASH_nCS1 120 O Flash1 片選 83 FLASH_nCS2 116 O Flash2 片選 84 FLASH_R/nB 29 I Flash 讀寫忙信號(hào) 85 SRAM_nCS1 88 O SRAM1 片選 86 SRAM_nCS2 57 O SRAM2 片選 87 UPPER_BYTE 64 O 高字節(jié)選通 88 LOWER_BYTE 63 O 低字節(jié)選通 89 I2C_SCL 177 IO I2C 時(shí)鐘 90 I2C_SDA 178 IO I2C 數(shù)據(jù) 91 SYS_CLK0 28 I 時(shí)鐘輸入 92 SYS_CLK2 153 I 時(shí)鐘輸入 93 SYS_nRST 152 I FPGA 復(fù)位輸入 附錄 2 核心板 FPGA 外擴(kuò) IO 引腳分配表 ： 序號(hào) 電路圖上標(biāo)號(hào) FPGA 管腳號(hào) I/O 方向 外設(shè)名稱 跳線及復(fù)用 1 LED1 50 O 8 個(gè)獨(dú)立 LED 燈 ,主板上的 LED18與核心板上 LED18 共用管腳 需要短接主板上 JP6 的對(duì)應(yīng)跳線 2 LED2 53 O 3 LED3 54 O 4 LED4 55 O 5 LED5 176 O 6 LED6 47 O 7 LED7 48 O 8 LED8 49 O 9 KEY8 156 I 獨(dú)立按鍵，核心板上 KEY14 與主板上 KEY14 共用 10 KEY7 158 I 11 KEY6 141 I 12 KEY5 143 I 13 KEY4 124 I 14 KEY3 123 I 15 KEY2 122 I 16 KEY1 121 I 17 BEEP 175 O 蜂鳴器 18 LCD_LIGHT 174 O 液晶顯示控制 19 LCD_EN 173 O 20 DcMotorSpeed 140 O 直流電機(jī)注意短接 JP1 電源跳線 21 DcMotorA 139 O 22 DcMotorB 138 I 23 8563_INT 137 I 8563 24 LM75_OS 136 I LM75 25 SEG0 169 O 七段數(shù)碼管段碼 — 26 SEG1 170 O 27 SEG2 167 O 28 SEG3 168 O 29 SEG4 165 O 30 SEG5 166 O 31 SEG6 163 O 32 SEG7 164 O 33 DIG0 160 O 七段數(shù)碼管位碼 — 34 DIG1 159 O 35 DIG2 162 O 36 DIG3 161 O 37 DIG4 204 O 1C12 時(shí)要通過連接線從主板上的 JP6或核心板上的 PACK 復(fù)用 38 DIG5 199 O 39 DIG6 198 O 40 DIG7 205 O 41 UART_RXD 135 I 232 串口 — 42 UART_TXD 133 O 43 AD_nCS 134 O ADC — 44 AD_DAT 131 I 45 AD_CLK 132 O 46 DAC_LDAC 125 O DAC — 47 DAC_LOAD 126 O 48 DAC_DATA 127 O 49 DAC_CLK 128 O 50 ULN2020A 103 O 步進(jìn)電機(jī)注意短接 JP4 電源跳線 1C12 時(shí)要通過連接線從主板上的 JP6或核心板上的 PACK 復(fù)用 51 ULN2020B 102 O 52 ULN2020C 97 O 53 ULN2020D 96 O 54 IR_CLK 221 O 紅外收發(fā)通過 JP2 跳線來選擇頻率 1C12 時(shí)要通過連接線從主板上的 JP6或核心板上的 PACK 復(fù)用 55 IR_TX 81 O 56 IR_RX 80 I 57 RS485_DI 待定 O 485 接口 要通過連接線從主板上的 JP6或核心板上的PACK 復(fù)用 58 RS485_RE_DE O 59 485_RO I 60 SD_WP 待定 I SD/MMC 卡接口 要通過連接線從主板上的 JP6 或核心板上的PACK 復(fù)用 61 SD_INSERT I 62 SPI_MISO I 63 SPI_CLK O 64 SPI_MOSI O 65 SD_nCS O 66 SD_POWER O 67 VGA_VSYNC 待定 O VGA 接口 要通過連接線從主板上的 JP6 或核心板上的PACK 復(fù)用 68 VGA_HSYNC O 69 VGA_R0 O 70 VGA_R1 O 71 VGA_R2 O 72 VGA_G0 O 73 VGA_G1 O 74 VGA_G2 O 75 VGA_B0 O 76 VGA_B1 O 77 LATTICE_STR 待定 O LED 點(diǎn)陣接口注意短接 JP5 電源跳線 要通過連接線從主板上的 JP6 或核心板上的PACK 復(fù)用 78 LATTICE_SI O 79 LATTICE_SCK O 80 MS_DATA 待定 IO 鼠標(biāo)接口 要通過連接線從主板上的 JP6 或核心板上的PACK 復(fù)用 81 MS_CLK IO 82 KB_DATA IO 鍵盤接口 83 KB_CLK IO 84 RTL8019_INT 待定 I 以太網(wǎng)接口 要通過連接線從主板上的 JP6 或核心板上的PACK 復(fù)用 85 RTL8019_nCS O 86 RTL8019_RST O 87 USBVIN 待定 I USB 接口 要通過連接線從主板上的 JP6 或核心板上的PACK 復(fù)用 88 USB_SUSPD IO 89 USB_nRST O 90 USB_nINT I 91 USB_nCS O 92 P_IO1 待定 根據(jù)使用來定義 主板上 PACK1 用戶 IO 口 要通過連接線從主板上的 JP6 或核心板上的PACK 復(fù)用 93 P_IO2 94 P_IO3 95 P_IO4 96 P_IO5 97 P_IO6 98 EXT_nCS O PACK1 片選 附錄 3 匯編程序： PORT EQU 0FE00H PORTA EQU 0FE01H PORTB EQU 0FE02H PORTC EQU 0FE03H DISP0 EQU 30H DISP1 EQU 31H DISP2 EQU 32H DISP3 EQU 33H DISP4 EQU 34H DISP5 EQU 35H DISP6 EQU 36H DISP7 EQU 37H WEI EQU 38H 。 [2] 胡漢才 .單片 機(jī) 原理及 接口 技術(shù)（第二版） .清華大學(xué)出版社 . 2020 年。 為了使智能穩(wěn)壓電源能可靠、安全地工作 ,本系統(tǒng)設(shè)置了多重監(jiān)測(cè)和保護(hù)系統(tǒng)。創(chuàng)新能力作為個(gè)人綜合素質(zhì)的重要內(nèi)容，將成為畢業(yè)生就業(yè)競(jìng)爭(zhēng)的重 要砝碼。在這個(gè)過程中，逐步形成堅(jiān)定的信念、勇于冒險(xiǎn)的精神、頑強(qiáng)的意志力，以及思維和行動(dòng)的獨(dú)立性與做事一絲不茍的品質(zhì)。 創(chuàng)新能力的培養(yǎng)是塑造獨(dú)立精神品質(zhì)的重要途徑。通過軟硬件的結(jié)合的抗干擾措施，就可取得較為滿意的效果。硬件中的抗干擾技術(shù)可以有效的抑制電源干擾，采用隔離變壓器（對(duì)于電源干擾）、地線抗干擾（包括數(shù)字地和模擬地及保護(hù)地等）、光電隔離等，可以有效的抑制和消除噪聲和干擾，提高系統(tǒng)的抗干擾能力，從而確保系統(tǒng)能在惡劣的環(huán)境下可靠的工作。 抗干擾技術(shù) 由于單片機(jī)控制系統(tǒng)會(huì)遇到各種干擾，如噪聲干擾、電源干擾等，因此，對(duì)于一個(gè)完整的單片機(jī)系統(tǒng)是不可或缺的。 數(shù)據(jù)與結(jié)果分析 表 2 數(shù)據(jù)測(cè)試結(jié)果表 康銅絲 1 歐 電壓 電流 1 2 3 由于康銅絲 的電阻隨溫度有微小的變化，所以，測(cè)的數(shù)據(jù)有細(xì)微的誤差。 紋波