【正文】 制加法計(jì)數(shù)器， CP 信號(hào)可利用數(shù)字邏輯實(shí)驗(yàn)箱上的單次脈沖或低頻連續(xù)脈沖發(fā)生器，清 0信號(hào) 由邏輯電平開關(guān)控制，各觸發(fā)器的輸出端及進(jìn)位輸出端分 別接到 LED 電平顯示插孔，按下表進(jìn)行測(cè)試并記錄。 異步二進(jìn)制減法計(jì)數(shù)器 27 在預(yù)習(xí)時(shí)畫出用 JK 觸發(fā)器構(gòu)成的三位異步二進(jìn)制減法計(jì)數(shù)器的邏輯電路如圖 82。 二、實(shí)驗(yàn)儀器及設(shè)備 數(shù)字邏輯實(shí)驗(yàn)箱 DSB3 1 臺(tái) 萬(wàn)用表 1只 雙蹤示波器 XJ4328\XJ4318 一臺(tái) 元器件： 74LS00 74LS76 各 1 塊 導(dǎo)線 若干 三、實(shí)驗(yàn)線路圖 26 四、實(shí)驗(yàn)內(nèi)容（簡(jiǎn)單實(shí)驗(yàn)步驟、實(shí)驗(yàn)數(shù)據(jù)及波形） 異步二 進(jìn)制加法計(jì)數(shù)器 按圖 81 接線，組成一個(gè)三位異步二進(jìn)制加法計(jì)數(shù)器， CP 信號(hào)可利用數(shù)字邏輯實(shí)驗(yàn)箱上的單次脈沖發(fā)生器或低頻連續(xù)脈沖發(fā)生器，清 0 信號(hào) 由邏輯電平開控制，計(jì)數(shù)器的輸出信號(hào)接 LED 電平顯示器，按下表進(jìn)行測(cè)試并記錄。 實(shí)驗(yàn) 六 計(jì)數(shù)器 一、實(shí)驗(yàn)?zāi)康? 學(xué)習(xí)計(jì)數(shù)器邏輯功能的測(cè)試方法。 D 觸發(fā)器：置 0、置 保持、功能，有低電平有效的直接置 0、置 1 端；上升沿觸發(fā)。 比較各種觸發(fā)器的邏輯功能及觸發(fā)方式： 基本 RS 觸發(fā)器：置 0、置 保持功能，有不定狀態(tài)；低電平觸發(fā)。 Q 信號(hào)的周期是 CP 信號(hào)周期的兩倍。 集成 D 觸發(fā)器邏輯功能測(cè)試 （ 1） D觸發(fā)器邏輯功能的測(cè)試 按下表測(cè)試并記錄 D 觸發(fā)器的邏輯功能（表中 CP 信號(hào)由實(shí)驗(yàn)箱操作板上的單次脈沖發(fā)生器提供）。 23 (3)JK 觸發(fā)器計(jì)數(shù)功能測(cè)試 使觸發(fā)器處于計(jì)數(shù)狀態(tài)（ J=K=1）， CP信號(hào)由實(shí)驗(yàn)箱操作板中的連續(xù) 脈沖（矩形波）發(fā)生器提供，可分別用低頻 (f= 1~10HZ)和高頻（ f=20~150KHZ）兩檔進(jìn)行輸入，分別用實(shí)驗(yàn)箱上的 LED 電平顯示器和 XJ4328 雙蹤示波器觀察工作情況，記錄 CP 與 Q 的工作波形， Q 狀態(tài)更新發(fā)生在 CP 的下降沿。 二、實(shí)驗(yàn)儀器及設(shè)備 數(shù)字邏輯實(shí)驗(yàn)箱 DSB3 1 臺(tái) 萬(wàn)用表 1只 雙蹤示波器 XJ4328\XJ4318 一臺(tái) 元器件： 74LS00 74LS74 各 1塊 74LS20 74LS76 各 1 塊 導(dǎo)線 若干 三、實(shí)驗(yàn)線路圖 四、實(shí)驗(yàn)內(nèi)容（簡(jiǎn)單實(shí)驗(yàn)步驟、實(shí)驗(yàn)數(shù)據(jù)及波形） 22 基本 RS 觸發(fā)器邏輯功能測(cè)試 利用數(shù)字邏輯實(shí)驗(yàn)箱測(cè)試由與非門組成的基本 RS 觸發(fā)器的邏輯功能， R、 S接電平開關(guān)， Q、 Q接電平顯示，將結(jié)果記錄在下表中。 進(jìn)一步熟悉 RS 觸發(fā)器、集成 JK 觸發(fā)器和 D 觸發(fā)器的邏輯功能及觸發(fā)方式。此為學(xué)生自擬實(shí)驗(yàn)由學(xué)生自擬，老師著重是輔導(dǎo)。 用中規(guī)模集成電路設(shè)計(jì)邏輯函數(shù)的特點(diǎn)為：較小規(guī)模集成電路更便于修改設(shè)計(jì)，且設(shè)計(jì)中多使用最小項(xiàng)表達(dá)式，設(shè)計(jì)思想可以更加清晰 。若按錯(cuò)了鍵孔，當(dāng)插入鑰匙時(shí)，鎖打不開，并發(fā)出報(bào)警信號(hào)，有警為 1，無(wú)警為 0。只有當(dāng)其中一只亮?xí)r為正常 Z=0，其余狀態(tài)均為故障 Z=1。 了解組合邏輯電路由小規(guī)模集成電路設(shè)計(jì)和由中規(guī)模集成電路設(shè)計(jì)的不同特點(diǎn) 二、實(shí)驗(yàn)儀器及設(shè)備 數(shù)字邏輯實(shí)驗(yàn)箱 DSB3 1 臺(tái) 萬(wàn)用表 1只 元器件： 74LS00 74LS04 各 1 塊 74LS20 74LS151 各 1塊 導(dǎo)線 若干 三、實(shí)驗(yàn)線路圖 19 四、實(shí)驗(yàn)內(nèi)容（簡(jiǎn)單實(shí)驗(yàn)步驟、實(shí)驗(yàn)數(shù)據(jù)及波形） 利用數(shù)字邏輯實(shí)驗(yàn)箱測(cè)試 74LS151 八選一數(shù)據(jù)選擇器的邏輯功能，按圖51接線，將實(shí)驗(yàn)結(jié)果記錄在下表中。 實(shí)驗(yàn) 四 數(shù)據(jù)選擇器 一、實(shí)驗(yàn)?zāi)康? 進(jìn)一步熟悉用實(shí)驗(yàn)來(lái)分析組合邏輯電路功能的方法。分析電路的邏輯功能為半加器，寫出邏輯表達(dá)式為： 18 五、實(shí)驗(yàn)結(jié)果分析（回答問題） 總結(jié)用實(shí)驗(yàn)來(lái)分析組合邏輯電路功能的方法為： 按圖接線，將輸入的所有取值組合對(duì)應(yīng)輸出測(cè)出來(lái)，得到該電路的真值表，進(jìn)而寫出邏輯函數(shù)表達(dá)式，概述電路的邏輯功能 講解 74LS138 的用法及數(shù)據(jù)選擇器在微機(jī)控制等領(lǐng)域的應(yīng)用。分析電路的邏輯功能為半加器，寫出 邏輯表達(dá)式為 測(cè)試用異或門、非門和與或非門組成的電路的邏輯功能 按圖 33 接線。分析電路的邏輯功能為半加器，寫出邏輯表達(dá)式為： Y=A⊕B Z=AB 測(cè)試用異或門和與非門組成的電路的邏輯功能 按圖 32 接線。 二、實(shí)驗(yàn)儀器及設(shè)備 數(shù)字邏輯實(shí)驗(yàn)箱 DSB3 1 臺(tái) 萬(wàn)用表 2只 元器件： 74LS00 74LS20 各一塊 74LS55 74LS86 各一 電阻及導(dǎo)線 若干 三、實(shí)驗(yàn)線路圖 17 四、實(shí)驗(yàn)內(nèi)容 測(cè)試用與非門構(gòu)成的電路的邏輯功能 按圖 31 接線。 實(shí)驗(yàn)三 組合邏輯電路的實(shí)驗(yàn)分析 一、實(shí)驗(yàn)?zāi)康? 學(xué)會(huì)組合邏輯電路的實(shí)驗(yàn)分析方法。 CC4012 的 VDD=15V，則其 VOH=、 VOL=、 VTH =。 TTL 或非門閑置輸入端的處置方法：與其它輸入端并聯(lián)；接地。若 R很小會(huì)使負(fù)載電流過大，無(wú)法得到正常的輸出低電平。 四、實(shí)驗(yàn)結(jié)果分析（回答問題） 16 測(cè)量 TTL 與非門輸出低電平時(shí)要加負(fù)載，因?yàn)橐蠹蓧K有一定帶負(fù)載的能 力，而 TTL 與非門輸出低電平時(shí)會(huì)有較大負(fù)載電流。測(cè)試電路和方法同上，輸出端為空載測(cè)量。測(cè)試電路如圖 23。 電壓傳輸特性。每一門和每一輸入端都測(cè)試一次。 74LS20 為雙與非門，兩個(gè)門的輸入端作相同處理。 二、實(shí)驗(yàn)儀器及設(shè)備 數(shù)字邏輯實(shí)驗(yàn)箱 DSB3 1 臺(tái) 萬(wàn)用表 2只 元器件： 74LS20（ T063） CC4012 各一塊 2CK11 4 只 電阻及導(dǎo)線 若干 三、實(shí)驗(yàn)內(nèi)容（簡(jiǎn)單實(shí)驗(yàn)步驟、實(shí)驗(yàn)數(shù)據(jù)及波形） TTL 與非門 74LS20 靜態(tài)參數(shù)測(cè)試 導(dǎo)通電源電流 ICCL和截止電源電流 ICCH 。 實(shí)驗(yàn)二 集成邏輯門電路的參數(shù)測(cè)試 一、實(shí)驗(yàn)?zāi)康? 掌握 TTL 和 CMOS 與非門主要參數(shù)的意義及測(cè)試方法。得表達(dá)式為 Y=A⊕B 14 四、實(shí)驗(yàn)結(jié)果分析（回答問題） 若測(cè)試 74LS55 的全部數(shù)據(jù)，所列測(cè)試表應(yīng)有 256 種輸入取值組合。 二、實(shí)驗(yàn)儀器及設(shè)備 數(shù)字邏輯實(shí)驗(yàn)箱 DSB3 1 臺(tái) 萬(wàn)用表 1只 元器件： 74LS00 74LS04 74LS55 74LS86 各一塊 導(dǎo)線 若干 三、實(shí)驗(yàn)內(nèi)容 測(cè)試 74LS04（六非門）的邏輯功能 將 74LS04 正確接入面包板，注意識(shí)別 1腳位置（集成塊正面放置且缺口向左，則左下角為 1 腳）重點(diǎn)講解，按表 11 要求輸入高、低電平信號(hào)，測(cè)出 相應(yīng)的輸 測(cè)試 74LS00（四 2輸入端與非門）邏輯功能 13 將 74LS00 正確接入面包板，注意識(shí)別 1腳位置，按表 12要求輸入高、低電 測(cè)試 74LS55（二路四輸入與或非門）邏輯功能 將 74LS55 正確接入面包板，注意識(shí)別 1腳位置，按表 13要求輸入信號(hào)，測(cè)出相應(yīng)的輸出邏輯電平，填入表中。 12 第二部分 基礎(chǔ) 性實(shí)驗(yàn) 實(shí)驗(yàn)一 集成邏輯門電路邏輯 功能的測(cè)試 一、實(shí)驗(yàn)?zāi)康? 熟悉數(shù)字邏輯實(shí)驗(yàn)箱的結(jié)構(gòu)、基本功能和使用方法。一種是單拍工作方式：以單脈沖源作為時(shí)鐘脈沖，逐拍進(jìn)行觀測(cè)?？捎冒l(fā)光二極管、數(shù)碼管或示波器等觀察輸出狀態(tài)的變化。測(cè)出與真值表相符的最高輸入脈沖頻率。 2．動(dòng) 態(tài)測(cè)試 動(dòng)態(tài)測(cè)試是測(cè)量組合邏輯電路的頻率響應(yīng)。用發(fā)光二極管分別顯示各輸入和輸出端的狀態(tài)。 四、數(shù)字邏輯電路的測(cè)試方法 (一 )．組合邏輯電路的測(cè)試： 組合邏輯電路測(cè)試的目的是驗(yàn)證其邏輯功能是否符合設(shè)計(jì)要求，也就是驗(yàn)證其輸出與輸入的關(guān)系是否與真值表相符。 3．輸出端處理：輸出端不允許直接接 VDD 或 VSS，否則將導(dǎo)致器件損壞，除三態(tài)（ TS）器件外，不允許兩個(gè)不同芯片輸出端并聯(lián)使用，但有時(shí)為了增加驅(qū)動(dòng)能力，同一芯片上的輸出端可以并聯(lián)。對(duì)于工 作速度要求不高，而要求增加帶負(fù)載能力時(shí)，可把輸入端并聯(lián)使用。 2．輸入端處理：多余輸入端不能懸空。如 CC4000 系列，實(shí)驗(yàn)中 VDD 通常接 +5V電源， VDD 電壓選在電源變化范圍的中間值，例如電源電壓在 8～ 12V 之間變化，則選擇 VDD=10V 較恰當(dāng)。絕對(duì)不許10 接錯(cuò)，否則器件因電流過大而損壞。但是，在使用 CMOS 數(shù)字集成電路時(shí)，輸入信號(hào)的低電平不能低于（ ），除某些接口電路外，輸入信號(hào)的高電平不得高于（ VDD+），否則可能引起保護(hù)二極管導(dǎo)通，甚至損壞進(jìn)而可能使輸入級(jí)損壞。不足之處是，一般 CMOS 器件的工作速度比 TTL 集成電路低，功耗隨工作頻率的升高而顯著增大。 6．邏輯擺幅大：空載時(shí)，輸出高電平 VOH＞ ,輸出低電平 VOL＜VSS+。 4． 扇出能力強(qiáng)：在低頻工作時(shí)，一個(gè)輸出端可驅(qū)動(dòng) 50 個(gè)以上的 CMOS 器件的輸入端，這主要因?yàn)?CMOS 器件的輸入電阻高的緣故。 2．電源電壓范圍寬： 4000 系列 CMOS 電路的電源電壓范圍為 3～ 18V，從而使選擇電源的余地大，電源設(shè)計(jì)要求低。 5．在高頻工作時(shí)，應(yīng)通過縮短引線、屏蔽干擾源等措施，抑制電流的尖峰干擾。 9 4．應(yīng)考慮電路的負(fù)載能力（即扇出系數(shù)）。若前級(jí)驅(qū)動(dòng)能力強(qiáng)，則可將多余輸入端與使用端并接，不用的或門、或非門輸入端直接接地，與或非門不用的與門輸入端至少有一個(gè)要直接接地，帶有擴(kuò)展端的門電路，其擴(kuò)展端不允許直接接電源。使用時(shí)，應(yīng)特別注意電源與地線不能 錯(cuò)接，否則會(huì)因過大電流而造成器件損壞。 TTL 器件使用須知： 1．電源電壓應(yīng)嚴(yán)格保持在 5V177。（ 4）輸出電流應(yīng)小于最大推薦值（查手冊(cè)）。（ 2）環(huán)境溫度在 00C～ 700C 之間。 (二 ).TTL 器件的特點(diǎn)： 1．輸入端一般有鉗位二極管，減少了反射干擾的影響； 2．輸出電阻低，增強(qiáng)了帶容性負(fù)載的能力； 3．有較大的噪聲容限； 4．采用 +5V 的電源供電。特別是必須嚴(yán)格遵守極限參數(shù)的限定，因?yàn)榧词顾查g超出，也會(huì)使器件遭受損壞。還應(yīng)對(duì)使能端的功能和連接方法給以充分的注意。邏輯表達(dá)式或功能表描述了集成電路的功能以及輸出 與輸入之間的邏輯關(guān)系。高速 CMOS 系列中， 74HC 和 74HCT 系列與 TTL74系列相對(duì)應(yīng)， 74HC4000 系列與 CC4000 系列相對(duì)應(yīng)。國(guó)產(chǎn) TTL集成電路的標(biāo)準(zhǔn)系列為 CT54/74 系列或 CT0000 系列，其功能和外引線排列與國(guó)際 54/74系列相同。 數(shù)字集成電路還可分為雙極型電路和單極型 電路兩種。大規(guī)模集成電路（ LSI）的集成度約為 100 門 /片以上，超大規(guī)模（ VLSI）約為 1000 門 /片以上，通常是一個(gè)小的數(shù)字邏輯系統(tǒng)。小規(guī)模集成電路（ SSI）是在一塊硅片上制成約 1～ 10個(gè)門，通常為邏輯單元電路，如邏輯門、觸發(fā)器等。因此，充分掌握和正確使用數(shù)字集成電路，用以構(gòu)成數(shù)字邏輯系統(tǒng) ，就成為數(shù)字電子技術(shù)的核心內(nèi)容之一。 需要強(qiáng)調(diào)指出，實(shí)驗(yàn)經(jīng)驗(yàn)對(duì)于故障檢查是大有幫助的，但只要充分預(yù)習(xí)，掌握基本理論和實(shí)驗(yàn)原理，就不難用邏輯思維的方法較好地判斷和排除故障。 對(duì)于含有反饋線的閉合電路，應(yīng)該設(shè)法斷開反饋線進(jìn)行檢查，或進(jìn)行狀態(tài)預(yù)置后再進(jìn)行檢查。必要時(shí)可更換