【正文】 Flash空間。 上面例子中沒有指定字符串只存儲于 Flash，因此啟動時會將該字符串復(fù)制到數(shù)據(jù)存儲空間。 CodeVisionAVR C編譯器對于用戶沒有指定只能保存在 Flash中的字符串，在啟動時將字符串從程序存儲區(qū)復(fù)制到 數(shù)據(jù)存儲區(qū) 。 2023/2/6 機電系統(tǒng)控制電路設(shè)計 83 AVR單片機中的 Flash本來是用作程序存儲空間的，但可以利用其 存儲容量大 的特點，在剩余足夠空間的前提下，將一些在使用中沒有必要改變的數(shù)值或者字符串等存放在 Flash中。標(biāo)準(zhǔn) C的變量類型一般都適用于單片機的 C語言，如 char、 float、 double、unsigned int等。 可 利用 SPI或 JTAG接口實現(xiàn)對 Flash的串行下載。 Flash存儲器至少可以擦寫 10,000 次。因為所有的 AVR指令為 16位或 32位，故爾 FLASH 組織成64K x 16 的形式。 整個過程僅需要一個時鐘周期 。 從而實現(xiàn)單時鐘周期的ALU 操作 。 程序存儲器為可以在線編程的 FLASH。 CPU 在執(zhí)行一條指令的同時讀取下一條指令 ( 在本文稱為預(yù)取 )。 為了得到最大程度的性能以及并行性 ， AVR 采用了Harvard 結(jié)構(gòu) ， 具有獨立的數(shù)據(jù)和程序總線 。 2023/2/6 機電系統(tǒng)控制電路設(shè)計 77 Atmega128基本配置電路 ? 下載電路 2023/2/6 機電系統(tǒng)控制電路設(shè)計 78 Atmega128硬件體系結(jié)構(gòu) Atmega128的 CPU內(nèi)核結(jié)構(gòu) 2023/2/6 機電系統(tǒng)控制電路設(shè)計 79 CPU 的主要任務(wù)是保證程序的正確執(zhí)行 ?，F(xiàn)在多數(shù)的高級器件都支持 JTAG協(xié)議，如 MCU、 DSP、FPGA器件等。 JTAG(Joint Test Action Group。 而 PE0與 PE1用來傳遞數(shù)據(jù) . 2023/2/6 機電系統(tǒng)控制電路設(shè)計 76 Atmega128基本配置電路 ? 下載電路 通過 JTAG 接口進行編程需要控制 4 個 JTAG 專用引腳 : TCK、 TMS、 TDI 及 TDO。在 ATmega128中，這些引腳映射為 PDI 與 PDO。 不是所有的器件都使用 SPI 引腳專用于內(nèi)部 SPI 接口。串行接口包括 SCK、 MOSI( 輸入 ) 及 MISO( 輸出 )。 2023/2/6 機電系統(tǒng)控制電路設(shè)計 73 ATmega128的熔絲位共有 3個字節(jié)： 熔絲位擴展字節(jié)、熔絲位高字節(jié)和熔絲位低字節(jié)。鎖定位是對單片機的程序和數(shù)據(jù)進行加密，以防止單片機中的程序和數(shù)據(jù)被讀出或?qū)懭搿Ｒ虼?，對單片機熔絲位和鎖定位的正確配置顯得尤為重要。 2023/2/6 機電系統(tǒng)控制電路設(shè)計 68 Atmega128基本配置電路 ? 時鐘電路 C 1C 2X T A L 1X T A L 2G N D外 部 晶 體 振 蕩 電 路 作 為 時 鐘 源CX T A L 1X T A L 2G N D外 部 R C 振 蕩 電 路 作 為 時 鐘 源RV c cN C2023/2/6 機電系統(tǒng)控制電路設(shè)計 69 Atmega128基本配置電路 ? 時鐘電路 外 部 時 鐘 信 號X T A L 1X T A L 2G N D外 部 時 鐘 作 為 時 鐘 源N C外 部 時 鐘 信 號X T A L 1X T A L 2G N D 外 部 晶 體 振 蕩 器 （ 有 源 ） 作 為 時 鐘 源N CV c cN C2023/2/6 機電系統(tǒng)控制電路設(shè)計 70 Atmega128基本配置電路 ? 時鐘電路 程序內(nèi)部顯示時鐘 軟件設(shè)置時鐘頻率 2023/2/6 機電系統(tǒng)控制電路設(shè)計 71 芯片有如下幾種通過 熔絲位 選擇的時鐘源 Atmega128基本配置電路 ? 時鐘電路 2023/2/6 機電系統(tǒng)控制電路設(shè)計 72 Atmega128基本配置電路 ? 時鐘電路 AVR系列單片機在仿真調(diào)試之前，首先必須對 AVR的熔絲位和鎖定位進行配置。這就是用 C語言對單片機進行編程的缺點，在某些對時序要求極高的情況下，人們通常采用匯編語言或者將 C語言與匯編語言混合使用。一條 C語句可能會被編譯成若干條匯編語句，而不同的 C編譯器編譯的結(jié)果可能是不同的，即便是同一個 C編譯器，在不同條件下對同一條 C語句進行編譯的結(jié)果也可能是不同的。一條指令如果能在一個時鐘周期（即方波的一個周期）內(nèi)執(zhí)行完，成為“單周期指令”，否則稱為“多周期指令”。 2023/2/6 機電系統(tǒng)控制電路設(shè)計 64 Atmega128基本配置電路 看門狗定時器 Bits 2..0 – WDP2, WDP1, WDP0: 看門狗定時器預(yù)分頻器2, 1, 和 0 2023/2/6 機電系統(tǒng)控制電路設(shè)計 65 Atmega128基本配置電路 軟件設(shè)置看門狗定時器 2023/2/6 機電系統(tǒng)控制電路設(shè)計 66 Atmega128基本配置電路 ? 時鐘電路 ? 所謂 時鐘 ，實際上就是以一個特定頻率連續(xù)不斷出現(xiàn)的方波。 以下為關(guān)閉看門狗的步驟： 1. 在同一個指令內(nèi)對 WDCE 和 WDE 寫 1 ，即使 WDE 已經(jīng)為 1 。 2023/2/6 機電系統(tǒng)控制電路設(shè)計 63 Atmega128基本配置電路 看門狗定時器 ? Bit 3 – WDE: 看門狗使能 WDE為 1 時，看門狗使能，否則看門狗將被禁止。一旦置位，硬件將在緊接的 4 個時鐘周期之后將其清零。 ? Bits 7..5 – Res: 保留 保留位，讀操作返回值為零。如果沒有及時復(fù)位定時器，一旦時間超過復(fù)位周期，ATmega128 就復(fù)位，并執(zhí)行復(fù)位向量指向的程序。此外，禁止看門狗定時器或發(fā)生復(fù)位時定時器也被復(fù)位。通過設(shè)置看門狗定時器的預(yù)分頻器可以調(diào)節(jié)看門狗復(fù)位的時間間隔?？撮T狗定時器由獨立的 1 Mhz 片內(nèi)振蕩器驅(qū)動。在脈沖的下降沿，延時定時器開始對 tTOUT 記數(shù)。 ? JTAG AVR復(fù)位 ：當(dāng)復(fù)位寄存器為 1 時 MCU即復(fù)位。 ? 看門狗復(fù)位 ：當(dāng)看門狗使能并且看門狗定時器超時時復(fù)位發(fā)生。 MAX809復(fù)位電路 2023/2/6 機電系統(tǒng)控制電路設(shè)計 52 Atmega128基本配置電路 ? 上電復(fù)位 ：當(dāng)電源電壓低于上電復(fù)位門限 (VPOT) 時， MCU 復(fù)位。當(dāng)電源電壓低于預(yù)設(shè)的門檻電壓時，器件會發(fā)出復(fù)位信號，直到在一段時間內(nèi)電源電壓又恢復(fù)到高于門檻電壓為止。 2023/2/6 機電系統(tǒng)控制電路設(shè)計 51 Atmega128基本配置電路 ? 復(fù)位電路 MAX809是一種單一功能的微處理器復(fù)位芯片，用于監(jiān)控微控制器和其他邏輯系統(tǒng)的電源電壓。 系統(tǒng)上電復(fù)位： 在系統(tǒng)上電時，通過電阻 R1向電容 C1充電，當(dāng) C1兩端的電壓未達(dá)到高電平的門限電壓時， Reset端輸出為低電平，系統(tǒng)處于復(fù)位狀態(tài)；當(dāng) C1兩端的電壓達(dá)到高電平的門限電壓時， Reset端輸出為高電平，系統(tǒng)進入正常工作狀態(tài)。 2023/2/6 機電系統(tǒng)控制電路設(shè)計 50 Atmega128基本配置電路 ? 復(fù)位電路 復(fù)位電路可以由簡單的 RC電路構(gòu)成，但在對穩(wěn)定性有較高要求的應(yīng)用場合，一般要采用專用的復(fù)位芯片（如 MAX809/810等）。對于單片機控制系統(tǒng)而言，電源系統(tǒng)的穩(wěn)定性決定著控制系統(tǒng)的穩(wěn)定性，也是系統(tǒng)能否可靠工作的前提條件。在正常工作過程中 PEN 引腳沒有其他功能。 ? PEN―― PEN是 SPI串行下載的使能引腳。使用 ADC 時應(yīng)該通過一個低通濾波器與 VCC 連接。 ? XTAL2―― 反向振蕩器放大器的輸出。低于門限時間的脈沖不能保證可靠復(fù)位。 2023/2/6 機電系統(tǒng)控制電路設(shè)計 47 Atmega128硬件體系結(jié)構(gòu) Atmega128引腳配置及說明 ? RESET―― 復(fù)位輸入引腳。作為輸入使用時，若內(nèi)部上拉電阻使能，則端口被外部電路拉低時將輸出電流。 ? 端口 G(PG4..PG0)―― 端口 G 為 5 位雙向 I/O 口，并具有可編程的內(nèi)部上拉電阻。如果使能了 JTAG 接口，則復(fù)位發(fā)生時引腳 PF7(TDI)、PF5(TMS) 和 PF4(TCK) 的上拉電阻使能。作為輸入使用時，若內(nèi)部上拉電阻使能，則端口被外部電路拉低時將輸出電流。如果不作為 ADC 的模擬輸入，端口 F 可以作為 8 位雙向 I/O 口，并具有可編程的內(nèi)部上拉電阻。復(fù)位發(fā)生時端口 D 為三態(tài)。其輸出緩沖器具有對稱的驅(qū)動特性，可以輸出和吸收大電流。復(fù)位發(fā)生時端口 C 為三態(tài)。其輸出緩沖器具有對稱的驅(qū)動特性，可以輸出和吸收大電流。復(fù)位發(fā)生時端口 B 為三態(tài)。其輸出緩沖器具有對稱的驅(qū)動特性，可以輸出和吸收大電流。復(fù)位發(fā)生時端口 A 為三態(tài)。其輸出緩沖器具有對稱的驅(qū)動特性，可以輸出和吸收大電流。 ? GND―― 地。是衡量計算機速度的指標(biāo)。 ? 相對于出現(xiàn)較早也較為成熟的 51系列單片機，AVR系列單片機片內(nèi)資源更為豐富，接口也更為強大，同時由于其價格低等優(yōu)勢，在很多場合可以替代 51系列單片機。 2023/2/6 機電系統(tǒng)控制電路設(shè)計 4 設(shè)計硬件電路 VCC_5V10KR6D0IN414810uPC11234Oscillator1VCC_5VGNDPEN1PE0 (RXD0/PDI)2PE1 (TXD0/PDO)3PE2 (XCK0/AIN0)4PE3 (OC3A/AIN1)5PE4 (OC3B/INT4)6PE5 (OC3C/INT5)7PE6 (T3/INT6)8PE7 (IC3/INT7)9PB0 (SS)10PB1 (SCK)11PB2 (MOSI)12PB3 (MISO)13PB4 (OC0)14PB5 (OC1A)15PB6 (OC1B)16PB7 (OC2/OC1C)17TOSC2/PG318TOSC1/1PG419RESET20VCC21GND22XTAL223XTAL124PD0 (SCL/INT0)25PD1 (SDA/INT1)26PD2 (RXD1/INT2)27PD3 (TXD1/INT3)28PD4 (IC1)29PD5 (XCK1)30PD6 (T1)31PD7 (T2)32PG0 (WR)33PG1 (RD)34PC0 (A8)35PC1 (A9)36PC2 (A10)37PC3 (A11)38PC4 (A12)39PC5 (A13)40PC6 (A14)41PC7 (A15)42PG2 (ALE)43PA7 (AD7)44PA6 (AD6)45PA5 (AD5)46PA4 (AD4)47PA3 (AD3)48PA2 (AD2)49PA1 (AD1)50PA0 (AD0)51VCC52GND53PF7 (ADC7/TDI)54PF6 (ADC6/TDO)55PF5 (ADC5/TMS)56PF4 (ADC4/TCK)57PF3 (ADC3)58PF2 (ADC2)59PF1 (ADC1)60PF0 (ADC0)61AREF62GND63AVCC64U1ATmega128L8ACMISOMOSISCKRXDTXDVCC_5VRSTCtrl_out2MOSIRSTSCKMISO123456SPIVCC_5VXOR_in1ASCLSDA1KR1D1GNDVCC_5V50KR81KR2D2GNDRST 2023/2/6 機電系統(tǒng)控制電路設(shè)計 5 編寫程序 2023/2/6 機電系統(tǒng)控制電路設(shè)計 6 調(diào)試和仿真 編譯項目 2023/2/6 機電系統(tǒng)控制電路設(shè)計 7 程序下載 下載程序 2023/2/6 機電系統(tǒng)控制電路設(shè)計 8 ? ATMEL公司是世界上 高級半導(dǎo)體產(chǎn)品 設(shè)計、制造和行銷的領(lǐng)先者，產(chǎn)品包括了 微處理器 、 可編程邏輯器件 、 非易失性存儲器 、 安全芯片 、 混合信號及 RF射頻集成電路 。最后紅色的LED和綠色的 LED以 1Hz左右的頻率閃爍。2023/2/6 機電系統(tǒng)控制電路設(shè)計 1 2 AVR單片機原理與應(yīng)用 Atmega128硬件體系結(jié)構(gòu) Atmega128的電路系統(tǒng)設(shè)計 2023/2/6 機電系統(tǒng)控制電路設(shè)計 2 明