eda技術(shù)與vhdl第2章pld硬件特性與編程技術(shù)-文庫吧資料
2025-01-04 23:51本頁面
【正文】 以及適用范圍寬等特點(diǎn)。它采用了 EEPROM工藝，實(shí)現(xiàn)了電可擦除、電可改寫，其輸出結(jié)構(gòu)是可編程的邏輯 宏單元 ，因而它的設(shè)計(jì)具有很強(qiáng)的靈活性，至今仍有許多人使用。 PLA器件既有現(xiàn)場可編程的，也有掩膜可編程的。 PAL器件是現(xiàn)場可編程的，它的實(shí)現(xiàn)工藝有反熔絲技術(shù)、 EPROM技術(shù)和 EEPROM技術(shù)。這一階段的產(chǎn)品主要有 PAL和 GAL。 ? 其后，出現(xiàn)了一類結(jié)構(gòu)上稍復(fù)雜的可編程芯片，即可編程邏輯器件，能夠完成各種數(shù)字邏輯功能。 ? 發(fā)展歷程 ? 早期的可編程邏輯器件只有可編程只讀存貯器(PROM)、紫外線可擦除只讀存貯器 (EPROM)和電可擦除只讀存貯器 (EEPROM)三種。其中 EPLD和 FPGA的集成度比較高。可擦除可編程邏輯器件 EPLD（ erasable programmable logic device)?？删幊剃嚵羞壿?PAL（ programmable array logic)。這樣就可以由設(shè)計(jì)人員自行編程而把一個(gè)數(shù)字系統(tǒng)“集成”在一片PLD上，而不必去請芯片制造廠商設(shè)計(jì)和制作專用的集成電路芯片了 。EDA技術(shù)與 VHDL 第 2章 PLD硬件特性與編程技術(shù) PLD 概述 圖 21 基本 PLD器件的原理結(jié)構(gòu)圖 輸 入緩沖電路與陣列或陣列輸出緩沖電路輸入輸出? ? ? 可編程邏輯器件 PLD： ? PLD是做為一種通用集成電路生產(chǎn)的，他的邏輯功能按照用戶對器件編程來搞定。一般的 PLD的集成度很高，足以滿足設(shè)計(jì)一般的數(shù)字系統(tǒng)的需要。 ? 分類 ? 目前使用的 PLD產(chǎn)品主要有： 現(xiàn)場可編程邏輯陣列 FPLA（ field programmable logic array)。通用陣列邏輯 GAL（ generic array logic)?，F(xiàn)場可編程門陣列 FPGA（ field programmable gate array)。有時(shí)又把這兩種器件稱為高密度 PLD。由于結(jié)構(gòu)的限制，它們只能完成簡單的 數(shù)字邏輯 功能。典型的 PLD由一個(gè)“與”門和一個(gè)“或”門陣列組成，而任意一個(gè)組合邏輯都可以用“與一或”表達(dá)式來描述，所以， PLD能以乘積和的形式完成大量的組合邏輯功能。 PAL由一個(gè)可編程的“與”平面和一個(gè)固定的“或”平面構(gòu)成，或門的輸出可以通過觸發(fā)器有選擇地被置為寄存狀態(tài)。還有一類結(jié)構(gòu)更為靈活的邏輯器件是可編程邏輯陣列 (PLA)，它也由一個(gè)“與”平面和一個(gè)“或”平面構(gòu)成，但是這兩個(gè)平面的連接關(guān)系是可編程的。在 PAL的基礎(chǔ)上，又發(fā)展了一種通用陣列邏輯 GAL， ? GAL16V8,GAL22V10 等。這些早期的 PLD器件的一個(gè)共同特點(diǎn)是可以實(shí)現(xiàn)速度特性較好的邏輯功能，但其過于簡單的結(jié)構(gòu)也使它們只能實(shí)現(xiàn)規(guī)模較小的電路。這兩種器件兼容了 PLD和通用門陣列的優(yōu)點(diǎn)，可實(shí)現(xiàn)較大規(guī)模的電路，編程也很靈活。幾乎所有應(yīng)用門陣列、 PLD和中小規(guī)模通用數(shù)字集成電路的場合均可應(yīng)用FPGA和 CPLD器件。 2．反熔絲 (Antifuse)型器件 。稱為紫外線擦除電可編程邏輯器件 。 5． SRAM型 。 PLD 概述 從編程工藝上劃分 : 低密度 PLD可編程原理 電路符號表示 圖 23 常用邏輯門符號與現(xiàn)有國標(biāo)符號的對照 電路符號表示 圖 24 PLD的互補(bǔ)緩沖器 圖 25 PLD的互補(bǔ)輸入 圖 26 PLD中與陣列表示 圖 27 PLD中或陣列表示 圖 28 陣列線連接表示 PROM 圖 29 PROM基本結(jié)構(gòu) 地址譯碼器存儲單元陣列? ??0A1A1?nA0W1W1?pW0F1F1?mFnp 2? 低密度 PLD可編程原理
范文總結(jié)相關(guān)推薦
鄂ICP備17016276號-1