單片機(jī)控制dds模塊實(shí)現(xiàn)正弦波-文庫吧資料
2024-09-04 13:47本頁面
【正文】 Function: void Init_AD9851(void)// Description: 初始化與AD9851連接的IO口 // Parameters: 無// Return: 無// Notes: 不影響其他IO口//====================================================================void Init_AD9851(void){ *P_IOA_Dir |= (M_DATA + M_UD + M_CLK)。 //相位控制字 先傳低位再傳高位unsigned int Order_Ctrl_Word = 0x0000。 }凌陽單片機(jī)AD9851的驅(qū)動(dòng)程序 //====================================================================// Copyright (C), 2006, HUST.// Filename: // Description: AD9851驅(qū)動(dòng)// History: 06/8/29 Edit By .//====================================================================include //變量說明unsigned long int Freq_Ctrl_Word = 0x051eb851。delay(1)。delay(1)。W_CLK=1。delay(1)。i5。chang(Fm)。 //上電先復(fù)位一次RESET=0。 RESET=1。W_CLK=0。FQ_UD=0。tab[4]=(char)*(i+3)。tab[2]=(char)*(i+1)。t。}// 分32位數(shù)據(jù)分解為4個(gè)字節(jié)存于tab[]數(shù)組的后四個(gè)單元，tab[0]為相位和頻率的設(shè)置單元void chang(unsigned long int t){unsigned char *i。外時(shí)鐘用信號(hào)了生器3MHz！！unsigned char data tab[]={0x01,0x00,0x00,0x00,0x00}。/***頻率算法公式*****//****f是輸出的頻率****//*******32位控制字為：Fm ＝(f*0xFFFFFFFF)/內(nèi)部時(shí)鐘 *******/unsigned long int Fm=0x0003a411。sbit FQ_UD = P3^1。 最終合成信號(hào)的頻率可由公式( 1 ) 來決定 ， 合成 信號(hào)的相位由公式( 2 ) 來決定。當(dāng)F Q— UD上升沿到來 之際 4 0 位數(shù)據(jù)會(huì)從輸人寄存器被寫人頻率和相位 控制寄存器 ，更新 DDS的輸出頻率和相位， 同時(shí)把地址指針復(fù)位到第一個(gè)輸入寄存器， 等待著下一組新數(shù)據(jù)的寫入。 并行方式如圖 3所示 ， 是通過 8位數(shù)據(jù)總線 D0～D7來完成全部40位控制數(shù)據(jù)的輸人。功能( powerdown )控制和一位邏輯0。注： AD9851的40位輸入寄存器在斷電模式不清零。 從開機(jī)到關(guān)機(jī)狀態(tài)，需改變W34為邏輯0 。注意：串行模式調(diào)用后最好是立即寫一個(gè)有效的40位串行字（見圖19 ） ，即便所有為零，隨后FQ_UD上升沿沖洗留在DDS內(nèi)核的“殘余數(shù)據(jù)”數(shù)據(jù)。8位數(shù)據(jù)到數(shù)據(jù)總線如圖18所示 。W0控制字可傳送8位數(shù)據(jù)到數(shù)據(jù)總線如圖18所示 。進(jìn)入并行模式， 圖17 ，為并行模式這是復(fù)位后默認(rèn)選中的。6 參考時(shí)鐘乘法器已被禁用。電源模式式位重置為“ 0 ” （電源關(guān)閉停用） 。相位偏移寄存器設(shè)置為零這種數(shù)模轉(zhuǎn)換器輸出=全量程輸出和IOUTB = 0 mA輸出。要更新w1，需重新加載w0到w4。 在任何控制字加載完之后以及異步參考時(shí)鐘變化都能引起輸出數(shù)據(jù)更新注意：要更新W0沒有必要再次加載W1到W4。 表一， 8位并行，加載數(shù)據(jù)/控制字功能分配*此位總是邏輯0除非援引串行模式（見圖17 ） 。 = 10兆赫（ 180 MHz系統(tǒng)時(shí)鐘）。功能控制字在表1和表3更新輸出頻率和相位或復(fù)位電路，倍乘器以及電源方式的時(shí)序圖為圖表 13–20。例如在圖12所示，該系統(tǒng)是100兆赫的時(shí)鐘輸出頻率設(shè)定值為20兆赫輸出。圖形代表抽樣頻譜，與鋸齒圖像顯示在圖12 。該圖反映了發(fā)生在整數(shù)倍數(shù)的系統(tǒng)時(shí)鐘頻率177。 DAC輸出電流和RSET值由下式?jīng)Q定：IOUT = RSET = 由于AD9851產(chǎn)生的是一個(gè)取樣信號(hào)，其輸出頻譜遵循奈奎斯特采樣定理。這種DAC優(yōu)化了動(dòng)態(tài)性能，從而使AD9851具有低雜散和低抖動(dòng)性能 。系統(tǒng)時(shí)鐘=直接輸入?yún)⒖紩r(shí)鐘或6倍頻的輸入時(shí)鐘（如果6 REFCLK乘法器啟動(dòng)）。降低了AD9851功耗。AD9851采用了一種特有的“角度輪換“的數(shù)學(xué)算法，值轉(zhuǎn)換為14位截?cái)嘀?。頻率調(diào)諧字控制設(shè)置計(jì)數(shù)器模式，這有效地確定了在下一時(shí)刻的模增量。電路是一種數(shù)字分頻器功能，其增量分辨率由系統(tǒng)時(shí)鐘和N（位數(shù)調(diào)整字）決定，相位累加器是一個(gè)可變模計(jì)數(shù)器，其數(shù)值遞增并儲(chǔ)存是在每次收到一個(gè)時(shí)鐘脈沖后。AD9851的輸出波形的相位可連續(xù)從一個(gè)輸出頻率變化到另一個(gè)。 DDS還可以啟動(dòng)高分辨率，能夠選擇輸出頻率。一個(gè)片上高速比較器提供模擬正弦波和低抖動(dòng)TTL/CMOS兼容的方波。操作和應(yīng)用AD9851為直接數(shù)字頻率合成器（ DDS ）技術(shù)形式的數(shù)控振蕩器 ，用以產(chǎn)生頻率/相敏正弦波。FQ_UD脈沖發(fā)出后結(jié)果是完成這兩個(gè)振蕩器輸出程序指定的頻率和相位。帶有470 pF電容 的濾波器和和施加到比較器的輸入作為數(shù)字開關(guān)門限。 未清除40bit 輸入寄存器. RESET優(yōu)先權(quán)最高23 /DVDD 數(shù)字電源引腳(+5Ｖ)。 高電平有效。17 /DACBP DAC 旁路連接. 這是DAC 旁路連接端 連接通常為 NC (無連接) 以便有很好的無雜散性能。10, 19/AGND 模擬地 (DAC and Comparator).11, 18 /AVDD 模擬電路的正向供電電壓 (DAC和比較
畢業(yè)設(shè)計(jì)相關(guān)推薦
鄂ICP備17016276號(hào)-1