【正文】 要很大的分頻系數(shù) M，增加了硬件和軟件的復(fù)雜性，不宜采用。 畢業(yè)設(shè)計(jì)（論文） 11 T=NTr/M 計(jì)數(shù)值 N 和被測(cè)信號(hào)的周期成正比， N 反映了 M 個(gè)信號(hào)周期的平均值。例如若被測(cè)信號(hào)為 10HZ，精度要求為 %，則最短閘門(mén)時(shí)間為： T=N/F=1000S 這樣的測(cè)量周期根本是不可能接受的，可見(jiàn)頻率測(cè)量法不適宜用于低頻信號(hào)的測(cè)量。閘門(mén)開(kāi)啟時(shí)，計(jì)數(shù)器開(kāi)始計(jì)數(shù)，閘門(mén)關(guān)閉，停止計(jì)數(shù)。 常用的頻率測(cè)量方法： 頻率測(cè)量 圖 21 頻率測(cè)量原理圖 The schematic diagram of Frequency measurement 頻率測(cè)量的原理圖如圖 21所示。 1一個(gè)字的誤差。頻率測(cè)量的方法有多種，其中電子計(jì)數(shù)器測(cè)量頻率具有精度高、使用方便、測(cè)量迅速以及便于實(shí)現(xiàn)測(cè)量過(guò)程的自動(dòng)化等優(yōu)點(diǎn)，是頻率測(cè)量的重要手段之一。頻率測(cè)量的精度和效能常常決定里這次測(cè)量?jī)x表或控制系統(tǒng)的性能。 頻率測(cè)量原理 在電子測(cè)量技術(shù)中，頻率測(cè)量是最基本的測(cè)量之一。 CPLD強(qiáng)大的邏輯功能使其更適用來(lái)設(shè)計(jì)復(fù)雜的組合邏輯電路和控制系統(tǒng)（如 DMA控制和存儲(chǔ)器控制）。而 FPGA使用分布式的內(nèi)部互連，內(nèi)部延時(shí)受系統(tǒng)布局的影響。從規(guī)模上看 CLB只是一個(gè)邏輯單元，當(dāng)輸入端不夠用時(shí)，通常需要吧 CLB進(jìn)行串行級(jí)連擴(kuò)展。 CPLD中得邏輯塊一般 稱為 LAB，其規(guī)模比較大，通常由幾十個(gè)輸入端和不少于十個(gè)的輸出端，并且還可以根據(jù)需要進(jìn)行邏輯擴(kuò)展，但是邏輯寄存器的數(shù)量很少。 FPGA和 CPLD的選擇 CPLD和 FPGA再邏輯功能塊和內(nèi)部互連方面存在區(qū)別，兩種器件各有優(yōu)點(diǎn)和缺點(diǎn)，適用于不同得場(chǎng)合。因此對(duì) FPGA而言有著不同得分類(lèi)方法，一般可根據(jù)互聯(lián)結(jié)構(gòu)和編程特性對(duì) FPGA進(jìn)行分類(lèi)。事實(shí)上 FPGA已經(jīng)稱為一類(lèi)標(biāo)準(zhǔn)器件，并且已經(jīng)和 CPLD一起成為目前最常 用得可編程邏輯器件。 FPGA（現(xiàn)場(chǎng)可編程門(mén)陣列） FPGA是一種可由用戶自定義并進(jìn)行配置得高密度專用集成電路。采用 CPLD可編程器件，可利用計(jì)算機(jī)軟件的方式對(duì)目標(biāo)器件進(jìn)行設(shè)計(jì)，而以硬件的形式實(shí)現(xiàn)既定的系統(tǒng)功能。可編程 器件的最大特點(diǎn)是可通過(guò)軟件編程對(duì)器件的結(jié)構(gòu)和工作方式進(jìn)行重構(gòu)，能隨時(shí)進(jìn)行設(shè)計(jì)調(diào)整而滿足產(chǎn)品升級(jí)。然后利用 EDA工具的邏輯綜合功能，把功能描述轉(zhuǎn)換為某一具體目標(biāo)芯片的網(wǎng)表文件，經(jīng)編程器下載到可編程目標(biāo)芯片中（如 FPGA芯片），使該芯片能實(shí)現(xiàn)設(shè)計(jì)要求的功能。設(shè)計(jì)者的工作僅限于利用軟件方式，即利用超高速硬件描述語(yǔ)言（ VHDL）來(lái)完成系統(tǒng)硬件功能的描述，在 EDA工具的幫助下就可以得到最后的結(jié)果，這使得對(duì)整個(gè)硬件系統(tǒng)的設(shè)計(jì)和修改過(guò)程如同完成軟件設(shè)計(jì)一樣方便、高效。 CPLD/FPGA 設(shè)計(jì)意義 EDA EDA（電子設(shè)計(jì)自動(dòng)化）技術(shù)以計(jì)算機(jī)為工具，在 EDA軟件平臺(tái)上，對(duì)以超高速硬件描述語(yǔ)言（ VHDL）為系統(tǒng)邏輯描述手段完成的設(shè)計(jì)文件，自動(dòng)的完成邏輯編譯、邏輯化簡(jiǎn)、邏輯 綜合及優(yōu)化、邏輯仿真，直至對(duì)特定目標(biāo)芯片的適配編譯、邏輯映射和編程下載等工作。以精確迅速的特點(diǎn)測(cè)量信號(hào)頻率，在本設(shè)計(jì)在實(shí)踐理論上鍛煉提高了自己的綜合運(yùn)用知識(shí)水平，為以后的開(kāi)發(fā)及科研工作打下基礎(chǔ)。 CPLD芯片采用流行的 VHDL語(yǔ)言編程，并在 MAX+plusII設(shè)計(jì)平臺(tái)上實(shí)現(xiàn)了全部編程設(shè)計(jì)，單片機(jī)采用底層匯編語(yǔ)言編程，可以精確地控制測(cè)頻計(jì)數(shù)閘門(mén)的開(kāi)啟和關(guān)閉，從而進(jìn)一步提高了測(cè)量精度。 本測(cè)頻系統(tǒng)的設(shè)計(jì)揚(yáng)棄了傳統(tǒng)的自下而上的數(shù)字電路設(shè)計(jì)方法，采用先進(jìn)的 EDA技術(shù)及自上而下的設(shè)計(jì)，把資源豐富、控制靈活及良好人機(jī)對(duì)話功能的單 片機(jī)和具有內(nèi)部結(jié)構(gòu)重組、現(xiàn)場(chǎng)可編程的 CPLD芯片完美的結(jié)合起來(lái)，實(shí)現(xiàn)了對(duì) 0－ 100MHZ信號(hào)頻率的等精度測(cè)量。 畢業(yè)設(shè)計(jì)（論文） 7 以 89C51單片機(jī)為控制器件的頻率測(cè)量方法，并用 匯編 語(yǔ)言進(jìn)行設(shè)計(jì)，采用單片機(jī)智能控制，結(jié)合外圍電子電路，得以高低頻率的精度測(cè)量。經(jīng)分析我們將 f=1MHZ做為高頻，采用直接測(cè)頻法；將 f=1HZ做為低頻，采用測(cè)周期法。一般的數(shù)字頻率計(jì)本身無(wú)計(jì)算能力因而難以使用測(cè)周發(fā)，而用 89c51單片機(jī)構(gòu)成的頻率計(jì)卻很容易做到這一點(diǎn)。對(duì)于以頻率為參數(shù)的被測(cè)信號(hào)，通常多采用的測(cè)頻法和測(cè)周法。我們研制的頻率計(jì)以 89c51單片機(jī)為核心，具有性能優(yōu) 良，精度高，可靠性好等特點(diǎn)。同時(shí) ,頻率測(cè)量方法的優(yōu)化也越來(lái)越受到重視 .并采用 AT89C51 單片機(jī)和相關(guān)硬軟件實(shí)現(xiàn)。傳統(tǒng)的頻率計(jì)通采用組合電路和時(shí)序電路等大量的硬件電路構(gòu)成，產(chǎn)品不但體積較大，運(yùn)行速度慢，而且測(cè)量低頻信號(hào)時(shí)不宜直接使用。主要參數(shù)： （ 1） 測(cè)頻范圍為 0－ 100MHZ。 CPLD是一類(lèi)新興的高密度大規(guī)?？删幊踢壿嬈骷?，它具有門(mén)陣列的高密度和 PLD器件的靈活性和易用性，目前已成為一類(lèi)主要的可編程器件。而對(duì)于中高檔產(chǎn)品，則要求有高分辨率，高精度，高穩(wěn)定度，高測(cè)量速率；除通常計(jì)數(shù)器所具有的功能外，還要有數(shù)據(jù)處理功能，統(tǒng)計(jì)分析功能，時(shí)域分析功能等等 ， 或者包含電壓測(cè)量等其他功能 。同時(shí)隨著科學(xué)技術(shù)的發(fā)展，用戶對(duì)電子計(jì)數(shù)器也提出了新的要求。單片機(jī)以體積小、功能強(qiáng)、可靠性高、性能價(jià)格比高等特點(diǎn) ， 已成為實(shí)現(xiàn)工業(yè)生產(chǎn)技術(shù)進(jìn)步和開(kāi)發(fā)機(jī)電一體化和智能化測(cè)控產(chǎn)品的重要手段。 單片微型計(jì)算機(jī)技術(shù)迅速發(fā)展，由單片機(jī)技術(shù)開(kāi)發(fā)的計(jì)數(shù)設(shè)備和產(chǎn)品 廣泛應(yīng)用到各個(gè)領(lǐng)域，單片機(jī)技術(shù)產(chǎn)品和設(shè)備促進(jìn)了生產(chǎn)技術(shù)水平的提高。我們已經(jīng)把單片機(jī)理解為一個(gè)單芯片行動(dòng)的微控制器，它是一個(gè)典型的嵌入式應(yīng)用計(jì)算機(jī)系統(tǒng)。 單片機(jī)是單芯片形態(tài)作為嵌入式應(yīng)用得計(jì)算機(jī)，它有唯一的、專門(mén)為嵌入式應(yīng)用而設(shè)計(jì)的體系結(jié)構(gòu)和指令系統(tǒng)，加上它的芯片級(jí)體積的優(yōu)點(diǎn)和現(xiàn)場(chǎng)環(huán)境下可高速可靠地運(yùn)行的特點(diǎn)，因此單片機(jī)又稱為嵌入式微控制器（ Embedded micro controller） 。隨著單片機(jī)技術(shù)的發(fā)展，它在芯片內(nèi)集成了許多面對(duì)測(cè)控對(duì)象的接口電路，如 ADC、 DAC、高速 I/O口、 PWM、 WDT等。因此單片機(jī)早期的含義為單片微型計(jì)算機(jī)（ Single chip microputer） ，直接譯為單片機(jī)，并一直沿用至今。從此，計(jì)算機(jī)技術(shù)在兩個(gè)重要領(lǐng)域 —— 通用計(jì)算機(jī)領(lǐng)域和嵌入式計(jì)算機(jī)領(lǐng)域都得到了極其重要的發(fā)展，并在深深地改變著我們的社會(huì)。 單片機(jī)概論 單片機(jī)是一個(gè)單芯片形態(tài)、面向控制對(duì)象的嵌入式應(yīng)用計(jì)算機(jī)系統(tǒng)。在這個(gè)階段人們開(kāi)始利用計(jì)算機(jī)取代手工勞動(dòng)但當(dāng)時(shí)的計(jì)算機(jī)硬件功能有限軟件功能較弱人們主要借助計(jì)算機(jī)對(duì)所設(shè)計(jì)的電路進(jìn)行一些模擬和預(yù)測(cè)輔助進(jìn)行集成電路版圖編輯和印刷電路板 PCB（ Printed Circuit Board）布局、布線等簡(jiǎn)單的版圖繪制等工作。一般把 EDA技術(shù)的發(fā)展分為 CAD、 CAE、和 EDA三個(gè)階段。EDA技術(shù)使得電子電路設(shè)計(jì)者的工作僅限于利用硬件描述語(yǔ)言和 EDA軟件平臺(tái)來(lái)完成對(duì)系統(tǒng)硬件功能的實(shí)現(xiàn)極大地提高了設(shè)計(jì)效率縮短了設(shè)計(jì)周期節(jié)省了設(shè)計(jì)成本。 現(xiàn)代電子設(shè)計(jì)技術(shù)的核心是 EDA(Electronic Design Automation)技術(shù)。目前，在硅片單位面積上集成的晶體管數(shù)量越來(lái)越多， 1978年推出的 8086微處理器芯片集成的晶體管數(shù)是 4萬(wàn)只，到 2020年推出的 Pentium4微處理器芯片的集成度達(dá) 4200萬(wàn)只晶體管。從計(jì)算機(jī)到手機(jī)，從數(shù)字電話到數(shù)字電視，從家用電器到軍用設(shè)備，從工業(yè)自動(dòng)化到航天技術(shù)，都盡可能采用了數(shù)字電子技術(shù)。伴隨 IC技術(shù)的發(fā)展，電子設(shè)計(jì)自動(dòng)化 (Electronic Design Automation EDA)已經(jīng)逐漸成為重要設(shè)計(jì)手段，其廣泛用于模擬與數(shù)字電路系統(tǒng)等許多領(lǐng)域。 基于 CPLD 和單片機(jī)的頻率測(cè)量計(jì)的設(shè)計(jì) 4 EDA技術(shù)的發(fā)展及其應(yīng)用 21世紀(jì)人類(lèi)將全面進(jìn)入信息化社會(huì)對(duì)微電子信息技術(shù)和微電子 VLSI基礎(chǔ)技術(shù)將不斷提出更高的發(fā)展要求，微電子技術(shù)仍將繼續(xù)是 21世紀(jì)若干年代中最為重要的和最有活力的高科技領(lǐng)域之一。而對(duì)于中高檔產(chǎn)品， 則要求有高分辨率，高精度，高穩(wěn)定度，高測(cè)量速率；除通常計(jì)數(shù)器所具有的功能外，還要有數(shù)據(jù)處理功能，統(tǒng)計(jì)分析功能，時(shí)域分析功能等等，或者包含電壓測(cè)量等其他功能。同時(shí)隨著科學(xué)技術(shù)的發(fā)展，用戶對(duì)電子計(jì)數(shù)器也提出了新的要求。 單片機(jī)以體積小、功能強(qiáng)、可靠性高、性能價(jià)格比高等特點(diǎn)，已成為實(shí)現(xiàn)工業(yè)生產(chǎn)技術(shù)進(jìn)步和開(kāi)發(fā)機(jī)電一體化和智能化測(cè)控產(chǎn)品的重要手段。 技術(shù)背景及發(fā)展趨勢(shì) 當(dāng)今，單片微型計(jì)算機(jī)技術(shù)迅速發(fā)展，由單片機(jī)技術(shù)開(kāi)發(fā)的計(jì)數(shù)設(shè)備和產(chǎn)品廣泛應(yīng)用到各個(gè)領(lǐng)域，單片機(jī)技術(shù)產(chǎn)品和設(shè)備促進(jìn)了生產(chǎn)技術(shù)水平的提高。 由于微電子技術(shù)和計(jì)算機(jī)技術(shù)的發(fā)展，微波頻率計(jì)都在不斷地進(jìn)步著，靈敏度不斷提高，頻率范圍不斷擴(kuò)大，功能不斷地增加。在機(jī)動(dòng)車(chē)的防撞雷達(dá)和低功率通訊中繼站就需要這種性能的頻率計(jì)來(lái)測(cè)量。 如果知道待測(cè)信號(hào)的大概頻率（ a），就可以用濾波器抑制已知的干擾信號(hào) (b)，而在計(jì)數(shù)器量程之外的其他信號(hào)（ c）或低電平信號(hào) (d)不會(huì)對(duì)待測(cè)信號(hào)的頻率測(cè)量產(chǎn)生干擾。如果需要測(cè)量的幾個(gè)信號(hào)的頻率值相差很大，可以使用可調(diào)帶通濾波器或高通、低通濾波器依次測(cè)量每一個(gè)信號(hào)的頻率。一般來(lái)說(shuō)，對(duì)干擾信號(hào)和噪 聲可以使用計(jì)數(shù)器的附件來(lái)抑制。在選擇測(cè)量?jī)x器之前必須了解待測(cè)信號(hào)的所有特性， 附非肯定待測(cè)信號(hào)是純凈（無(wú)噪聲干擾）、平穩(wěn)、單一頻率成分，否則應(yīng)該在制訂測(cè)試方案前用頻譜分析儀先觀測(cè)待測(cè)信號(hào)中的干擾信號(hào)及噪聲電平，然后看計(jì)數(shù)器的性能是否能允許這些干擾并仍能成功地完成頻率的測(cè)量。 可能影響計(jì)數(shù)器選擇和應(yīng)用的還有另外幾個(gè)值得考慮的特性，如：采樣時(shí)間、測(cè)量速度和跟蹤速度，這些特性可能影 響測(cè)量結(jié)果的準(zhǔn)確及對(duì)結(jié)果的及時(shí)處理。當(dāng)然，儀器的固有準(zhǔn)確度取決于制造的精度以及校準(zhǔn)實(shí)驗(yàn)室對(duì)時(shí)基振蕩器的校正；準(zhǔn)確度主要取決于晶振的熱穩(wěn)定性，而與老化關(guān)系不大。 為了提高儀器的測(cè)量準(zhǔn)確度和穩(wěn)定度，可以購(gòu)買(mǎi)一個(gè)具有小型恒溫槽的參考振蕩器作為時(shí)間基準(zhǔn)。大多數(shù)儀器使用的 10mHZ參考振蕩器具有 107或 108的頻率準(zhǔn)確度和穩(wěn)定度。高分辨率可以基于 CPLD 和單片機(jī)的頻率測(cè)量計(jì)的設(shè)計(jì) 2 快速測(cè)出更小的漂移值和不穩(wěn)定值，但這時(shí)的讀數(shù)不能完全代表儀器的準(zhǔn)確度。準(zhǔn)確度指標(biāo)表明儀器的讀數(shù)接近實(shí)際信號(hào)頻率的程度；而分辨率指標(biāo)表明多么小的頻率變化可能在儀器上顯示出來(lái)。因此，如果要做精確的測(cè)量，一定要保證被測(cè)信號(hào)的頻率和幅度在測(cè)量?jī)x器的指標(biāo)范圍之內(nèi)。 例如，微波計(jì)數(shù)器說(shuō)明書(shū)給出在 20gHZ時(shí)靈敏度為 25dbm，那么完全可以成功地用來(lái)測(cè)量該頻率點(diǎn)上 30dbm的信號(hào)。雖然所有的微波計(jì)數(shù)器都是用來(lái)完成計(jì)數(shù)任務(wù)的，但制造廠家都有各自的一套復(fù)雜的計(jì)數(shù)器的設(shè)計(jì)、使得不同型號(hào)的 計(jì)數(shù)器性能和價(jià)格會(huì)有所差別，因此需要根據(jù)其附加特性或價(jià)格來(lái)慎重選擇。為了能正確地測(cè)量不同類(lèi)型 的信號(hào)，必須了解待測(cè)信號(hào)特性和各種頻率測(cè)量?jī)x器的性能。這些要求有的已經(jīng)實(shí)現(xiàn)或者部分實(shí)現(xiàn)，但要真正完美的實(shí)現(xiàn)這些目標(biāo)，對(duì)于生產(chǎn)廠家來(lái)說(shuō)，還有許多工作要做，而不是表面看來(lái)似乎發(fā)展到頭了。對(duì)于低檔產(chǎn)品要求使用操作方便，量程（足夠）寬，可靠性高，價(jià) 格低。應(yīng)用現(xiàn)代技術(shù)可以輕松地將電子計(jì)數(shù)器的測(cè)頻上限擴(kuò)展到微波頻段。早期，設(shè)計(jì)師們追求的目標(biāo)主要是擴(kuò)展測(cè)量范圍，再加上提高測(cè)量精度、穩(wěn)定度等，這些也是人們衡量電子計(jì)算器的技術(shù)水平，決定電子計(jì)數(shù)器價(jià)格高低的主要依據(jù)。 Frequency measurement。 CPLD。鍵控制模塊設(shè)置 1 個(gè)開(kāi)始鍵和 3 個(gè)時(shí)間選擇鍵，鍵值的讀入采用一片 74LS165 來(lái)完成；顯示模塊用 8 只 74LS164 完成 LED 的串行顯示；被測(cè)信號(hào)經(jīng)限幅后由兩級(jí)直接耦合放大器進(jìn)行放大，再經(jīng)施密特觸發(fā)器整形后輸入 CPLD；標(biāo)準(zhǔn)頻率采用 40MHZ 有源晶振動(dòng)實(shí)現(xiàn)；單片機(jī)軟件用匯編語(yǔ)言編寫(xiě)，軟件模塊對(duì)應(yīng)于硬件電路的每一個(gè)部分，還包括部分?jǐn)?shù)據(jù)計(jì)算和轉(zhuǎn)換模塊。其中硬件電路包括鍵控制模塊、顯示模塊、輸入信號(hào)整形模塊以及單片機(jī)和 CPLD 主控模塊。利用單片機(jī)完成整個(gè)測(cè)量電路的測(cè)試控制、數(shù)據(jù)處理和顯示輸出。等精度的測(cè)量方法不但具有較高的測(cè)量精度，而且在整個(gè)頻率區(qū)域保持恒定的測(cè)試精度。 中文題目：基于 CPLD 和單片機(jī)的頻率測(cè)量計(jì)的設(shè)計(jì) 外文題目： THE DESIGN OF FREQUENCY MEASUREMENT BASED ON CPLD AND SINGLE CHIP MICYOCO 畢業(yè)設(shè)計(jì)（論文）共 70 頁(yè) 圖紙共 2 張 完成日期 20201 年 6 月 答辯日期 20201 年 6 月 摘要 本文主要論述了利用 CPLD 進(jìn)行測(cè)頻計(jì)數(shù)，單片機(jī)實(shí)施控制實(shí)現(xiàn)等精度頻率計(jì)的設(shè)計(jì)過(guò)程。該頻率計(jì)利用等精度的設(shè)計(jì)方法， 克服了基于傳統(tǒng)測(cè)頻原理的頻率計(jì)的測(cè)量精度隨被測(cè)信號(hào)頻率的下降而降低的缺點(diǎn)。該頻率計(jì)利用 CPLD 來(lái)實(shí)現(xiàn)頻率的測(cè)量計(jì)數(shù)。 本文詳細(xì)論述了硬件電路的組成和單片機(jī)的軟件控制流程。設(shè)計(jì)器件采用 Atmel公司的 單片機(jī) AT89C51 和 Altera 公司的 FPGA 芯片 MAX7000 系列 EPM7128SLC8415。 關(guān)鍵詞：?jiǎn)纹瑱C(jī)； CPLD；頻率計(jì)；測(cè)頻；等精度 Abstract The reach pape rmai