【正文】 chardefine DAC_DATA P0sbit nWR=P3^6。圖 單片機最小系統(tǒng) 波形產(chǎn)生模塊設(shè)計 由單片機采用編程方法產(chǎn)生四種波形，通過 D/A 轉(zhuǎn)換模塊 DAC0832 在進行濾波放大之后輸出。宿州學(xué)院 2022 屆本科生畢業(yè)設(shè)計 實驗硬件實現(xiàn)及單元電路的設(shè)計103 實驗硬件實現(xiàn)及單元電路的設(shè)計 硬件設(shè)計流程框圖 硬件原理框圖如圖 所示： 圖 硬件原理框圖 信號發(fā)生器的外圍結(jié)構(gòu)圖 信號發(fā)生器的外圍結(jié)構(gòu)框圖顯示電路鍵盤電路 單 片 機數(shù)/模轉(zhuǎn)換電路復(fù)位電路放大電路波形輸出宿州學(xué)院 2022 屆本科生畢業(yè)設(shè)計 實驗硬件實現(xiàn)及單元電路的設(shè)計11 單片機最小系統(tǒng)設(shè)計 89C51 是片內(nèi)有 ROM/EPROM 的單片機，因此，這種芯片構(gòu)成的最小系統(tǒng)簡單、可靠。此方式適用于連續(xù)反饋控制線路和不帶微機的控制系統(tǒng)，不過在使用時，必須通過另加 I/O 接口與 CPU 連接，以匹配 CPU 與 D/A 轉(zhuǎn)換。⑶直通方式。雙緩沖方式是先使輸入寄存器接收資料，再控制輸入寄存器的輸出資料到 DAC 寄存器，即分兩次鎖存輸入資料。此方式適用只有一路模擬量輸出或幾路模擬量異步輸出的情形。根據(jù)上述對 DAC0832 的輸入寄存器和 DAC 寄存器不同的控制方法，DAC0832 有如下 3 種工作方式：⑴單緩沖方式。第二種方法是使輸入寄存器工作在直通狀態(tài)，而 DAC 寄存器工作在鎖存狀態(tài)。第一種方法是使輸入寄存器工作在鎖存狀態(tài)，而 DAC 寄存器工作在直通狀態(tài)。DGND——數(shù)字地，即數(shù)字電路接地端。范圍為+5V~+15V，最佳工作狀態(tài)是+15V。外部標(biāo)準(zhǔn)電壓通過 VREF 與T 型電阻網(wǎng)絡(luò)相連?？山与妷悍秶鸀?77。相當(dāng)于將反饋電阻接在運算放大器的輸入端和輸出端之間。RFB——反饋電阻引出端。IOUT2——模擬電流輸出端 2。IOUT1——模擬電流輸出端 1。傳輸控制信號，用來控制 。寫信號 1，作為第一級鎖存信號，將輸入資料鎖存到輸入寄存器（此時， 必須和 ILE 同時有效）。各引腳的特性如下：片選信號，和允許鎖存信號 ILE 組合來決定 是否起作用。其值與 Iout1 之和為一常數(shù)。當(dāng)輸入全為 1 時 Iout1 最大。WR2：為 DAC 寄存器寫選通輸入線。WR1：為輸入寄存器的寫選通信號。ILE：數(shù)據(jù)鎖存允許控制信號輸入線，高電平有效。DAC0832 邏輯輸入滿足 TTL 電平，可直接與 TTL 電路或微機電路連接。若需要相應(yīng)的模擬電壓信號，可通過一個高輸入阻抗的線性運算放大器實現(xiàn)。DAC0832 引腳功能電路應(yīng)用原理圖 DAC0832 是采樣頻率為八位的 D/A 轉(zhuǎn)換芯片，集成電路內(nèi)有兩級輸入寄存器，使 DAC0832 芯片具備雙緩沖、單緩沖和直通三種輸入方式，以便適于各種電路的需要(如要求多路 D/A 異步輸入、同步轉(zhuǎn)換等)。由WRXFER 的邏輯組合產(chǎn)生 LE2，當(dāng) LE2 為高電平時，DAC 寄存器的輸出隨寄存器的輸入而變化，LE2 的負(fù)跳變時將數(shù)據(jù)鎖存器的內(nèi)容打入 DAC 寄存器并開始 D/A 轉(zhuǎn)換。DAC0832 結(jié)構(gòu)：D0～D7：8 位數(shù)據(jù)輸入線，TTL 電平，有效時間應(yīng)大于 90ns(否則鎖存器的數(shù)據(jù)會出錯)；ILE：數(shù)據(jù)鎖存允許控制信號輸入線，高電平有效；CS：片選信號輸入線（選通數(shù)據(jù)鎖存器），低電平有效；WR1：數(shù)據(jù)鎖存器寫選通輸入線，負(fù)脈沖（脈寬應(yīng)大于 500ns）有效。 D/A 轉(zhuǎn)換器由 8 位輸入鎖存器、8 位 DAC 寄存器、8 位 D/A 轉(zhuǎn)換電路及轉(zhuǎn)換控制電路構(gòu)成。與微處理器完全兼容。 XTAL2：來自反向振蕩器的輸出。在 FLASH 編程期間，次引腳也用于施加 12V 編程電源（VPP） 。 /EA/VPP: 當(dāng)/EA 保持低電平時，則在此期間外部程序存儲器（0000HFFFFH ） ，不管是否有內(nèi)部程序存儲器。在由外部程序存儲器取指器件，每個機器宿州學(xué)院 2022 屆本科生畢業(yè)設(shè)計 實驗設(shè)計原理及芯片簡介6周期兩次/PSEN 有效。如果微處理器在外部執(zhí)行狀態(tài) ALE 禁止，置位無效。如想禁止 ALE 的輸出可在 AFR8EH 地址上置 ALE 只有在執(zhí)行 MOVX，MOVC 指令時 ALE 才起作用。因此它可用作對外部輸出的脈沖或用于定時目的。在 FLASH 編程期間，此引腳用于輸入編程脈沖。當(dāng)振蕩器復(fù)位器件時，要保持 RST 腳兩個機器周期的高電平時間。 P3 口也可作為 AT89C51 的一些特殊功能口，如下表所示： 各端口管腳 備選功能 RXD （串行輸入口） TXD (串行輸出口) /INT0 (外部中斷 0) /INT1 （外部中斷 1） T0 （計時器 0 外部輸入） T1 （計時器 1 外部輸入） /WR （外部數(shù)據(jù)存儲器寫選通） /RD （外部數(shù)據(jù)存儲器讀選通） P3 口同時為閃爍編程和編程校驗接收一些控制信號。當(dāng) P3 口寫入“1” 后，他們被內(nèi)部上拉為高電平，并用作輸入。P2 口在 FLASH 編程和校驗時接受高八位地址信號和控制信號。P2口當(dāng)用于外部程序存儲器或 16 位地址外部數(shù)據(jù)存儲器進行存取時，P2 口輸出地址的高八位。并因此作為輸入時，P2 口的管腳被外部拉低，將輸出電流。在 FLASH 編程和校驗時，P1 口作為第八位地址接收。 P1 口： P1 口是一個內(nèi)部提供上拉電阻的 8 位雙向 I/O 口，P1 口緩沖器能接收輸出 4TTL 門電流。P0 能夠用于外部程序數(shù)據(jù)存儲器，它可以被定義為數(shù)據(jù)/地址的第八位。 P0 口： P0 口為一個 8 位漏極開路雙向 I/O 口，每腳可吸收 8TTL 門電流。外形及引腳排列如下圖所示：管腳說明： VCC： 供低電壓。由于將多功能 8 位 CPU 和閃爍存儲器組合在單個芯片中，ATMEL 的宿州學(xué)院 2022 屆本科生畢業(yè)設(shè)計 實驗設(shè)計原理及芯片簡介5AT89C51 是一種高效微控制器，AT89C51 是它的一種精簡版本。單片機的可擦除只讀存儲器可以反復(fù)擦出 1000 次。 AT89C51 的簡介 圖 AT89C51 芯片外形結(jié)構(gòu)及引腳分布圖 AT89C51 是一種帶 4K 字節(jié)閃存可編程可擦除只讀存儲器（EPEROMFlash Programmable and Erasable Read Only Memory）的低電壓、高性能 CMOS 8 位微處理器，俗稱單片機 [5]。即可構(gòu)成所需的波形信號發(fā)生器，其信號發(fā)生器構(gòu)成原理框圖如圖 所示 圖 信號發(fā)生器原理框圖 89C51 是整個波形信號發(fā)生器的核心部分，通過程序的編寫和執(zhí)行，產(chǎn)生各種各樣的信號，并從鍵盤接收數(shù)據(jù)，進行各種功能的轉(zhuǎn)換和信號幅度的調(diào)節(jié)。宿州學(xué)院 2022 屆本科生畢業(yè)設(shè)計 實驗設(shè)計原理及芯片簡介42 實驗設(shè)計原理及芯片簡介 實驗設(shè)計原理 數(shù)字信號可以通過數(shù)/模轉(zhuǎn)換器轉(zhuǎn)換成模擬信號，因此可通過產(chǎn)生數(shù)字信號再轉(zhuǎn)換成模擬信號的方法來獲得所需要的波形。因此在仿真和程序調(diào)試時，關(guān)心的不再是某些語句執(zhí)行時單片機寄存器和存儲器內(nèi)容的改變，而是從工程的角度直接看程序運行和電路工作的過程和結(jié)果。當(dāng)然軟件仿真精度有限，而且不可能所有的器件都找得到相應(yīng)的仿真模型，用開發(fā)板和仿真器當(dāng)然是最好的選擇，可是對于單片機愛好者，或者簡單的開發(fā)應(yīng)該是比較好的選擇。 Protues 軟件的介紹 Protues 是目前最好的模擬單片機外圍器件的工具，它可以仿真 51 系列、宿州學(xué)院