【正文】 示時間信息，并且能夠友好的引導用戶進行時間的修改以及鬧鐘的設置。通過以上測試，證明本設計基本實現(xiàn)系統(tǒng)所有要求，即能夠正確顯示時間信息，能夠對當前時間進行調(diào)整和修改，并且能夠設定鬧鐘并在所設置的鬧鐘時間發(fā)出警報聲，通過按鍵可以停止警報。設置時間到后蜂鳴器報警，按下“STOP”鍵后警報停止經(jīng)測試，該部分能正常運行。經(jīng)測試，該部分運行正常。系統(tǒng)能正確顯示時間修改的界面。(2).時間調(diào)整測試如果用戶發(fā)現(xiàn)時間運行不對，要對時間進行修改和調(diào)整，就需要進入時間修改的界面。（3）仿真電路運行控制按鈕詳細測試內(nèi)容如下：定時鬧鐘是否能正確顯示時間；是否能正確顯示鬧鐘設置時的界面；是否能正確顯示時間調(diào)整時的界面。（2）（3）．在Proteus軟件中，點擊左下角的“play”按鈕啟動定時鬧鐘。（1）．在Proteus軟件中繪制好定時鬧鐘仿真模擬電路圖。主程序見附錄。這些中斷服務程序有專門規(guī)定的存放位置。但是，如果同時有兩個中斷源發(fā)出中斷請求信號，CPU就會優(yōu)先接收級別高的中斷請求源，然后再接收優(yōu)先級別低的中斷請求。單片機提供5個中斷源，其中兩個為外部中斷請求源INT0（）和INT1（），兩個片內(nèi)定時器/計數(shù)器T0和T1的溢出請求中斷源TF0和TF1，1個片內(nèi)串行口發(fā)送或接收中斷請求源T1和R1。要讓單機片停止當前的程序去執(zhí)行其他程序，需要向它發(fā)出請求信號，CPU接收到中斷請求信號后才能產(chǎn)生中斷。正是有了中斷技術，單片機才得以能夠普及。第三部分負責時間和日期的修改，鬧鐘時間的設置，停止蜂鳴器鳴叫的功能。第二部分是定時中斷部分，分兩種情況：負責處理從中斷服務獲得的時間數(shù)據(jù)并送至LED顯示緩沖顯示，或者顯示鬧鐘設置界面并顯示鬧鐘時間的設置過程。主程序包含三個部分。鍵盤中斷模塊包括各鍵的定義和作用，按鍵的消抖，各按鍵跳轉的子程序分配。實時時鐘部分主要包括實時時間的讀寫，時間的修改。鬧鐘電路是用比較器來比較計時系統(tǒng)和定時系統(tǒng)的輸出狀態(tài)，如果計時系統(tǒng)和定時系統(tǒng)的輸出狀態(tài)相同，則發(fā)出一個脈沖信號，再和一個高頻信號混合，送到放大電路驅動揚聲器發(fā)聲，從而實現(xiàn)定時鬧響的功能。聲音形式的關鍵元件是蜂鳴器。 (5).時間減少鍵“”: 按鈕開關，可以在進入校準設置和鬧鐘設置后，進行減一操作。在“CLOCK”或“ALARM CLOCK”鍵未按下時，為終止報警功能。另外可供用戶對已經(jīng)設置的鬧鐘時間進行查看或修改。：圖 按鍵模塊按鍵模塊共設置了五個按鍵，功能分別如下：(1).時間校準鍵“CLOCK”: 自鎖開關，按下后進入校準設置，再次按下后退出。到達定時電路時根據(jù)計時系統(tǒng)的輸出狀態(tài)產(chǎn)生脈沖信號，然后去觸發(fā)音頻發(fā)生器實現(xiàn)鬧鈴。5控制,而將其相應的段選線并聯(lián)在一起,由一個8位的I/O口控制,即P0口。6位LED數(shù)碼管的位選線分別由相應的P2.在6位LED顯示時,為了簡化電路,降低成本,采用動態(tài)顯示的方式，20引腳：VCC，電源正極。1118引腳：“B”端口輸入輸出端，每個端口與“A”端口對應。引腳定義：1引腳DIR：未輸入輸出端口轉換用，當它為高電平“1”時，信號由“A”端口輸入“B”端口輸出；當它為低電平“0”時，信號由“B”端口輸入“A”端口輸出。： 74HC245芯片電路中用74HC245芯片充當總線收發(fā)器，作用是放大信號，它具有典型的CMOS型三態(tài)緩沖門電路?！?2MHZ之間任選，甚至可以達到24MHz，但是頻率越高功耗也就越大。利用芯片內(nèi)部的振蕩電路，在XTALXTAL2的引腳上外接定時元件，內(nèi)部振蕩器便能產(chǎn)生自激振蕩。XTAL1:振蕩器反相放大器及內(nèi)部時鐘發(fā)生器的輸入端。如EA端為高電平（接Vcc端），CPU 則執(zhí)行內(nèi)部程序存儲器中的指令。欲使CPU 僅訪問外部程序存儲器（地址為0000H—FFFFH），EA 端必須保持低電平（接地）。在此期間，當訪問外部數(shù)據(jù)存儲器，將跳過兩次PSEN信號。此外，該引腳會被微弱拉高，單片機執(zhí)行外部程序時，應設置ALE 禁止位無效。如有必要，可通過對特殊功能寄存器（SFR）區(qū)中的8EH 單元的D0 位置位，可禁止ALE 操作。要注意的是：每當訪問外部數(shù)據(jù)存儲器時將跳過一個ALE 脈沖。ALE/PROG:當訪問外部程序存儲器或數(shù)據(jù)存儲器時，ALE（地址鎖存允許）輸出脈沖用于鎖存地址的低8 位字節(jié)。RST:復位輸入。此時，被外部拉低的P3 口將用上拉電阻輸出電流（IIL）。P3 口輸出緩沖級可驅動（吸收或輸出電流）4 個TTL 邏輯門電路。Flash編程或校驗時，P2亦接收高位地址和一些控制信號。在訪問外部程序存儲器或16 位地數(shù)據(jù)存儲器（例如執(zhí)行MOVX DPTR 指令）時，P2 口送出高8 位地址數(shù)據(jù)。P2 口:P2 是一個帶有內(nèi)部上拉電阻的8 位雙向I/O 口，P2 的輸出緩沖級可驅動（吸收或輸出電流）4 個TTL 邏輯門電路。作輸入口使用時，因為內(nèi)部存在上拉電阻，某個引腳被外部信號拉低時會輸出一個電流(IIL)。P1 口:P1 是一個帶內(nèi)部上拉電阻的8 位雙向I/O 口， P1 的輸出緩沖級可驅動（吸收或輸出電流）4 個TTL 邏輯門電路。在訪問外部數(shù)據(jù)存儲器或程序存儲器時，這組口線分時轉換地址（低8 位）和數(shù)據(jù)總線復用，在訪問期間激活內(nèi)部上拉電阻。P0 口:P0 口是一組8 位漏極開路型雙向I/O 口， 也即地址/數(shù)據(jù)總線復用口。VCC（40 腳）和VSS（20 腳）為供電端口，分別接+5V電源的正負端。主要管腳有：XTAL1（19 腳）和XTAL2（18 腳）為振蕩器輸入輸出端口，外接12MHz 晶振。：圖 (2).工作原理AT89C52為8 位通用微處理器，采用工業(yè)標準的C51內(nèi)核，在內(nèi)部功能及管腳排布上與通用的8xc52 相同，其主要用于會聚調(diào)整時的功能控制。其將通用的微處理器和Flash存儲器結合在一起，特別是可反復擦寫的 Flash存儲器可有效地降低開發(fā)成本。(1).AT89C52簡介AT89C52是一個低電壓，高性能CMOS 8位單片機，片內(nèi)含8k bytes的可反復擦寫的Flash只讀程序存儲器和256 bytes的隨機存取數(shù)據(jù)存儲器（RAM），器件采用ATMEL公司的高密度、非易失性存儲技術生產(chǎn)，兼容標準MCS51指令系統(tǒng)，片內(nèi)置通用8位中央處理器和Flash存儲單元，AT89C52單片機在電子行業(yè)中有著廣泛的應用。 4．按鍵模塊：用戶通過按鍵進行人機交互，修改實時時間、設置鬧