【正文】 軌跡的驅(qū)動器。因?yàn)閁ART的數(shù)據(jù)傳輸速率與處理器相比緩慢，快速的驅(qū)動器能給系統(tǒng)提供一個(gè)較大的執(zhí)行優(yōu)點(diǎn)，使系統(tǒng)在過渡期間可以執(zhí)行其它任務(wù)。無論是快速和小型驅(qū)動器完全支持C標(biāo)準(zhǔn)庫函數(shù)和HAL的API。 驅(qū)動器的選擇：快與小的執(zhí)行為容納所需的不同類型的系統(tǒng)，UART的驅(qū)動提供了兩種變體：一種快速的版本和一個(gè)小型版本。}return0。}}fprintf(fp, Closing the UART file.\n)。t39。t39。.prompt = getc(fp)。){ // Loop until we receive a 39。 //Open file for reading and writingif (fp){while (prompt != 39。char prompt = 0。.\n。 */include include int main (){char* msg = Detected the character 39。 and 39。/* A simple program that recognizes the characters 39。在這種情況下，程序?qū)ρb置就像任何其他節(jié)點(diǎn)中的HAL文件系統(tǒng)一樣。}下面的代碼顯示了使用的標(biāo)準(zhǔn)庫從UART裝置讀字符和向UART裝置發(fā)送信息的過程。例如：印刷字符到一個(gè)UART的核，作為標(biāo)準(zhǔn)輸出includeint main(){printf(Hello world.\n)。下面的代碼顯示了最簡單可行的使用，印刷信息標(biāo)準(zhǔn)輸出使用printf( )。NiosII程序把UART的核看作是一個(gè)字符模式裝置，并通過使用ANSIC的標(biāo)準(zhǔn)庫函數(shù)同時(shí)發(fā)送和接收數(shù)據(jù)。注意：如果你的程序使用HAL設(shè)備驅(qū)動器來訪問UART硬件，對設(shè)備寄存器的直接訪問將干擾驅(qū)動器的正確行為。HAL用戶應(yīng)通過熟悉的HAL的API和ANSIC的標(biāo)準(zhǔn)庫來訪問UART，而不是訪問UART寄存器。對NiosII處理器的用戶，Altera提供了硬件抽象層(HAL)系統(tǒng)庫驅(qū)動器，它使你用ANSIC的標(biāo)準(zhǔn)庫函數(shù)訪問UART，如printf( )和getchar( )。為詳細(xì)了解在Nios的嵌入式處理器系統(tǒng)模擬UART的核AN189：模擬Nios的嵌入式處理器的設(shè)計(jì)。采取防范措施確保你的修改不被覆蓋。如果你是用Altera的推薦仿真程序，那么不編輯仿真指令。合成HDL在同一文件里被執(zhí)行。其他用途也有可能，但將需要額外的用戶努力，以創(chuàng)造一個(gè)定制的模擬過程。4. 硬件仿真考慮當(dāng)使用ModelSim模擬器時(shí)，仿真功能創(chuàng)造了方便的模擬Nios，NiosII或Excalibur處理器的系統(tǒng)。您可以選擇下列情形之一的模擬發(fā)射器波特率：■加速（使用除數(shù)=2）：仿真時(shí)，TXD腳每兩個(gè)時(shí)鐘周期發(fā)送一位。例如，在傳輸速率為115200時(shí)，它通常需要幾千個(gè)時(shí)鐘周期來傳輸一個(gè)單一的字。創(chuàng)造ModelSim別名打開互動的激勵窗口創(chuàng)造一個(gè)ModelSim宏來打開一個(gè)為rxd端口接收激勵的窗口，這個(gè)窗口可將打印在窗口上的任何字符發(fā)送給rxd端口。它使仿真期間與UART模型的通信便利。復(fù)位端復(fù)位后，隨著核能夠接收新的數(shù)據(jù)，字符串會逐字的輸入到RXD端口。 模擬rxd輸入字符流您可以輸入字符流，只要模擬系統(tǒng)復(fù)位，它將會到達(dá)RXD端口被模擬。這些設(shè)置只是影響功能仿真。 仿真設(shè)置當(dāng)UART的核的邏輯生成，仿真模型也會產(chǎn)生。當(dāng)endofpacket寄存器不能正常工作時(shí)，UART的核心將不包括上列的來源。比如，使一個(gè)UART自動將收到的字符寫入存儲器，直到到來的RXD流中遇到一個(gè)指定的字。endofpacket（EOP）檢測允許UART的核終止與AvalonMM主控外設(shè)隨著流量控制的數(shù)據(jù)交易。數(shù)據(jù)寬度由數(shù)據(jù)位的設(shè)置決定。該UART核還可以有選擇的包括endofpacket寄存器。 AvalonMM隨著流量控制的轉(zhuǎn)移（DMA）該UART核的AvalonMM接口有選擇的使AvalonMM隨流量控制轉(zhuǎn)移。當(dāng)包括CTS/RTS的引腳和控制寄存器位設(shè)置處于關(guān)閉狀態(tài)時(shí)，核并不包括上面所列的硬件。當(dāng)此設(shè)置開啟時(shí)，UART的硬件包括：■CTS_N（邏輯負(fù)CTS）輸入端口■RTS_N（邏輯負(fù)RTS）輸出端口■狀態(tài)寄存器中的CTS位■狀態(tài)寄存器中的DCTS位■控制寄存器中的RTS位■控制寄存器中的IDCTS位基于這些硬件設(shè)施，AvalonMM主控外設(shè)可檢測CTS和傳送RTS流量控制信號。 流量控制以下是可用的流量控制方案。否則奇偶位為1。如果接收器認(rèn)定數(shù)據(jù)的奇偶位不正確，狀態(tài)寄存器的奇偶誤差設(shè)置為1。當(dāng)奇偶為無時(shí)，狀態(tài)寄存器的pe（奇偶誤差）位是無效的，總是為0。見下文進(jìn)一步的細(xì)節(jié)。停止位1，2該設(shè)置決定了核隨著字符傳輸一個(gè)還是兩個(gè)停止位，不論停止位如何設(shè)置，核總是在第一個(gè)停止位終止接收活動，而忽略接下來所有的停止位。以下是可行的設(shè)置：數(shù)據(jù)位設(shè)置見表1。 數(shù)據(jù)位，停止位，奇偶校驗(yàn)位該UART核的奇偶位，數(shù)據(jù)位和停止位是可配置的。在這種情況下，寫入地址偏移4已無效。當(dāng)設(shè)置關(guān)閉時(shí)，UART的硬件不包含除數(shù)寄存器。當(dāng)設(shè)置開啟時(shí)，硬件包含一個(gè)16位除數(shù)寄存器，并且地址偏移為4。波特率值用來計(jì)算一個(gè)合適的時(shí)鐘除數(shù)值以落實(shí)所期望的波特率。波特率（位）的設(shè)置復(fù)位后波特率的設(shè)置決定了默認(rèn)的波特率。波特率是基于AvalonMM接口提供的時(shí)鐘頻率計(jì)算出來的?！隹勺兟剩夯诔龜?shù)寄存器中保持的時(shí)鐘分頻器值，波特率可變。 波特率選擇該UART的核能執(zhí)行對于RS232連接的任何標(biāo)準(zhǔn)的傳輸速率。以下各節(jié)描述可行的選擇。硬件可能包括流量控制信號，CTS輸入和RTS輸出，這是可選的。2. 設(shè)備和工具支持該UART的核能夠針對所有Altera的FPGA產(chǎn)品。該除數(shù)值可以來自下列情形之一：■恒定值指定在系統(tǒng)生成時(shí)間■16位值存放在除數(shù)寄存器該除數(shù)寄存器是一個(gè)可選的硬件功能。 波特率的產(chǎn)生該UART核的內(nèi)部波特率時(shí)鐘是來自AvalonMM時(shí)鐘輸入。接收器邏輯自動檢測RS232的規(guī)格要求的串行RXD數(shù)據(jù)流中開始，停止和奇偶位的正確數(shù)目。當(dāng)隨后的字符被轉(zhuǎn)移到接收移位寄存器后，rxdata寄存器可以保持先前收到的字符。每次新的字符完全被收到時(shí)，rxdata控制寄存器將自動從接收移位寄存器載入。 接收器的邏輯該UART的接收器包括一個(gè)7位，8位，或9位接收器移位寄存器和相應(yīng)7位，8位或9位rxdata控制寄存器。該主控外設(shè)可以通過讀狀態(tài)寄存器的準(zhǔn)備信號（trdy），發(fā)射器移位寄存器（tmt