【正文】 都有一張段表， A程序有 4段， C程序有 3段。 如果有多個(gè)用戶(hù)在機(jī)器上運(yùn)行，多道程序的每一道需要一個(gè)基號(hào) ,由它指明該道程序的段表起始地址。段表中的每個(gè)表目對(duì)應(yīng)一個(gè)段，每個(gè)表目有一個(gè)指向該段的頁(yè)表起始地址及該段的控制保護(hù)信息。 缺點(diǎn)是在映象過(guò)程中需要多次查表。 它把程序按邏輯單位分段以后，再把每段分成固定大小的頁(yè)。 虛擬地址由段號(hào)和段內(nèi)地址組成 ,為了把虛擬地址變換成實(shí)主存地址，需要一個(gè)段表?？毂砼c慢表實(shí)現(xiàn)內(nèi)部地址變換的方式演示 快表由硬件組成，比頁(yè)表小得多，查表時(shí)，由邏輯頁(yè)號(hào)同時(shí)去查快表和慢表，當(dāng)在快表中有此邏輯頁(yè)號(hào)時(shí)，就能很快地找到對(duì)應(yīng)的物理頁(yè)號(hào)送入實(shí)主存地址寄存器，從而做到雖采用虛擬存儲(chǔ)器但訪主存速度幾乎沒(méi)有下降。 存貯系統(tǒng) 計(jì)算機(jī)組成原理 存儲(chǔ)器 頁(yè)表中每一個(gè)虛存邏輯頁(yè)號(hào)有一個(gè)表目，表目?jī)?nèi)容包含該邏輯頁(yè)所在的主存頁(yè)面地址(物理頁(yè)號(hào) ),用它作為實(shí)存地址的高字段，與虛存地址的頁(yè)內(nèi)行地址字段相拼接，產(chǎn)生完整的實(shí)主存地址，據(jù)此來(lái)訪問(wèn)主存。 虛存地址分為兩個(gè)字段：高字段為邏輯頁(yè)號(hào)，低字段為頁(yè)內(nèi)行地址。 程序按模塊分段，段內(nèi)再分頁(yè)，進(jìn)入主存以頁(yè)為基本信息傳送單位，用段表和頁(yè)表進(jìn)行兩級(jí)定位管理。 缺點(diǎn)是處理、保護(hù)和共享都不及段式來(lái)得方便。 缺點(diǎn)是因?yàn)槎蔚拈L(zhǎng)度各不相同，起點(diǎn)和終點(diǎn)不定，給主存空間分配帶來(lái)麻煩，而且容易在段間留下許 存貯系統(tǒng) 計(jì)算機(jī)組成原理 存儲(chǔ)器 頁(yè)是主存物理空間中劃分出來(lái)的等長(zhǎng)的固定區(qū)域。 存貯系統(tǒng) 計(jì)算機(jī)組成原理 存儲(chǔ)器 外存層次的基本信息傳送單位 主存 外存層次的基本信息傳送單位可采用幾種不 段是按照程序的邏輯結(jié)構(gòu)劃分成的多個(gè)相對(duì)獨(dú)立部分，作為獨(dú)立的邏輯單位。 ④力圖使存儲(chǔ)系統(tǒng)的性能接近高速存儲(chǔ)器，價(jià)格接近低速存儲(chǔ)器 。 ②一旦這部分變得不常用了，把它們送回到低速的存儲(chǔ)器中。 主存 外存層次和 cache主存層次用的地址變換映射方法和替換策略是相同的，都基于 程序局部性原理 。 存貯系統(tǒng) 計(jì)算機(jī)組成原理 存儲(chǔ)器 注意 ： 物理地址 由 CPU地址引腳送出，用于訪問(wèn)主存的地址。 它指的是主存 外存層次。 存貯系統(tǒng) 計(jì)算機(jī)組成原理 存儲(chǔ)器 虛擬存儲(chǔ)器只是一個(gè)容量非常大的存儲(chǔ)器的邏輯模型，不是任何實(shí)際的物理存儲(chǔ)器。 總之， L2級(jí) cache的內(nèi)容是主存的子集，而L1級(jí) cache又是 L2級(jí) cache的子集。 存貯系統(tǒng) 計(jì)算機(jī)組成原理 Cache存儲(chǔ)器 L2級(jí) cache采用的是寫(xiě)回法， L1級(jí)數(shù)據(jù)cache采用的是寫(xiě)一次法。 存貯系統(tǒng) 計(jì)算機(jī)組成原理 Cache存儲(chǔ)器 表 奔騰 CPU片內(nèi)數(shù)據(jù) cache工作方式 其中 CD=1,NW=1時(shí)復(fù)位后狀態(tài)，而CD=0,NW=0時(shí)最佳使用狀態(tài) CD NW 新行填入 全寫(xiě)法 使無(wú)效 0 0 允許 允許 允許 1 0 禁止 允許 允許 1 1 禁止 禁止 禁止 存貯系統(tǒng) 計(jì)算機(jī)組成原理 Cache存儲(chǔ)器 兩級(jí) cache和主存之間的工作環(huán)境方框圖演示 ..\..\..\組成原理 白中英網(wǎng)絡(luò)版 \Chap03\images\ CPU與外部數(shù)據(jù)交換時(shí)，存儲(chǔ)器讀寫(xiě)總線周期主要有兩類(lèi) : 一類(lèi)是 256位猝發(fā)式傳送，用于 L1的行填入和行寫(xiě)出 ,一次完成整行的填入或?qū)懗觥? 數(shù)據(jù) cache采用 2路組相聯(lián)結(jié)構(gòu)，采用 LRU替換算法，一組兩行共用一個(gè) LRU二進(jìn)制位。安裝在主板上的 2級(jí)cache(L2)采用 2路組相聯(lián)映射方式，集成在 CPU內(nèi)的 1級(jí) cache(L1)也采用 2路組相聯(lián)映射方式， L1又是 L2的子集，從而使 L1未命中處理時(shí)間大大縮短。這四種狀態(tài)的定義是 : 修改態(tài) (M):此 cache行以被修改過(guò)，內(nèi)容不同于主存并且為此 cache專(zhuān)有； 專(zhuān)有態(tài) (E):此 cache行內(nèi)容同于主存，但不出現(xiàn)在其它 cache中； 共享態(tài) (S):此 cache行內(nèi)容同于主存，但也出現(xiàn)在其它 cache中； 無(wú)效態(tài) (I):此 cache行內(nèi)容無(wú)效 (空行 )。監(jiān)聽(tīng)協(xié)議又分為寫(xiě) — 修改協(xié)議和寫(xiě) — 無(wú)效協(xié)議。 該策略主要用于處理器的片內(nèi) cache 存貯系統(tǒng) 計(jì)算機(jī)組成原理 Cache存儲(chǔ)器 MESI協(xié)議 一致性要求 :如 cache中某個(gè)字被修改，那么在主存中，該字的副本立即或最后加以修改 ,并確保其它引用主存上該字的正確性 . (1)目錄協(xié)議 :它由位于主存的目錄來(lái)保存有關(guān)各個(gè)局部 cache的全局性狀態(tài)信息 ,并由一個(gè)集中式的主存 /cache控制器來(lái)維護(hù) cache一致性 . 存貯系統(tǒng) 計(jì)算機(jī)組成原理 Cache存儲(chǔ)器 (2)監(jiān)聽(tīng)協(xié)議 :將維護(hù)一致性的責(zé)任分散到各個(gè) cache控制器。 存貯系統(tǒng) 計(jì)算機(jī)組成原理 Cache存儲(chǔ)器 ★ 寫(xiě)一次法 基于寫(xiě)回法并結(jié)合全寫(xiě)法的寫(xiě)策略 ,寫(xiě)命中與寫(xiě)未命中的處理方法與寫(xiě)回法基本相同，只是第一次寫(xiě)命中時(shí)要同時(shí)寫(xiě)入主存。 優(yōu)點(diǎn)是 cache中每行無(wú)需設(shè)置一個(gè)修改位以及相應(yīng)的判斷邏輯。 存貯系統(tǒng) 計(jì)算機(jī)組成原理 Cache存儲(chǔ)器 ★ 全寫(xiě)法 當(dāng)寫(xiě) cache命中時(shí)， cache與主存同時(shí)發(fā)生寫(xiě)修改，因而較好地維護(hù)了 cache與主存的內(nèi)容的一致性。 這種方法減少了訪問(wèn)主存的次數(shù) ,因?yàn)閷?duì)Cache的多次修改，只需要一次回寫(xiě)到主存。 存貯系統(tǒng) 計(jì)算機(jī)組成原理 Cache存儲(chǔ)器 ★ 寫(xiě)回法 當(dāng) CPU寫(xiě) cache不未命中時(shí)，為了包含欲寫(xiě)字的主存塊在 cache 分配一行，將此塊整個(gè)拷貝到 cache后對(duì)其進(jìn)行修改。 存貯系統(tǒng) 計(jì)算機(jī)組成原理 Cache存儲(chǔ)器 ★ 寫(xiě)回法 當(dāng) CPU寫(xiě) cache命中時(shí)，只修改 cache的內(nèi)容，而不立即寫(xiě)入主存；只有當(dāng)此行被換出時(shí)才寫(xiě)回主存。 存貯系統(tǒng) 計(jì)算機(jī)組成原理 Cache存儲(chǔ)器 cache的寫(xiě)操作策略 CPU對(duì) cache的寫(xiě)入更改了 ca