【正文】 該以實現(xiàn)的硬件電路的性能優(yōu)劣為標準。在設(shè)計過程中還需改進的是在選擇商品時不能按鍵過長，否則會認為是重復(fù)選擇。在自動售貨機系統(tǒng)的3個模塊中，最重要的是主控模塊，其它還有二進制譯碼模塊和BCD碼譯碼模塊。源程序見附錄的頂層文件。同樣，找零貨幣先后顯示00元、01元。在七段數(shù)碼管上所需貨幣先后顯示00元、03元、05元，當投入一元后，顯示04元，再投入5元后，顯示00元。源程序見附錄的BCD碼譯碼模塊。 BCD碼譯碼的仿真圖11 BCD碼譯碼的仿真如圖11所示：將從0到7各位BCD碼轉(zhuǎn)化為七段譯碼顯示出來，其中7E在七段數(shù)碼管上顯示0,30顯示1,6D顯示2等等。如圖所示，將一個4位的二進制數(shù)轉(zhuǎn)化為兩個4位的BCD碼數(shù)的功能得到實現(xiàn)。源程序見附錄的主控模塊。此后，在一定時限內(nèi)投入1元，所需貨幣顯示4元，其后，等待再次投幣，若超過一定時限（10秒）不再投幣，認為放棄，failure為高電平，表示交易失敗。源程序見附錄的主控模塊。success為高電平，表示第二次交易成功，showmoneyout為高電平，表示要找零，moneyout顯示為2元。圖8 主控模塊連續(xù)交易成功的仿真如圖8所示：先分別選擇3元和2元的商品，所需貨幣先后顯示3元和5元，再投入1元和5元，所需貨幣顯示分別為4元，0元。延時顯示，其后回到初始狀態(tài)。圖7 主控模塊交易成功且找零的仿真如圖7所示：選擇3元商品后，在10秒內(nèi)，再次選擇2元商品；所需貨幣先為3元，后為5元，此后，在一定時限內(nèi)先后投入1元和5元，所需貨幣分別變?yōu)?元，0元，success為高電平，表示交易成功。圖6 主控模塊交易成功但不找零的仿真如圖6所示：選擇3元商品后，在10秒內(nèi)，再次選擇2元商品；所需貨幣先是3元，后為5元，此后，在一定時限內(nèi)投入5元錢，所需貨幣為0元，success為高電平，表示交易成功，不找零，延時顯示后，回到初始狀態(tài)。圖5 主控模塊多次選擇但不投幣的仿真如圖5所示：選擇3元商品后，在10秒內(nèi)，再次選擇2元商品；此后，不再投幣，所需貨幣先為3元，后為5元，10秒后，failure出現(xiàn)高電平，表示交易失敗，延時顯示后，回到初始狀態(tài)。3 仿真時序圖 主控模塊的仿真圖4 主控模塊只選一次但不投幣的仿真 如圖4所示：選擇3元商品，不再投幣，所需貨幣顯示3元，10秒后，failure為高電平，表示交易失敗，延時顯示后，回到初始狀態(tài)。當投幣夠了，即進入d狀態(tài)（出貨找零）。當?shù)却脒€沒投幣時即進入e狀態(tài)，e狀態(tài)返回a狀態(tài)。 狀態(tài)之間的轉(zhuǎn)換 本文所設(shè)計的自動售貨機進程可分為7個狀態(tài)[6]：a,b,c,d,e,f,g。中間的3個模塊是二進制譯碼模塊，分別將主控模塊輸出的paid、needed、moneyout轉(zhuǎn)換成兩個4位的BCD碼。 各模塊的連接各模塊的連接如圖3所示：圖3 硬件模塊連接圖如圖3所示，左邊的5個端口為輸入端口，連接的模塊是主控模塊。BCD碼譯碼模塊：該模塊有一個輸入端和一個輸出端。該模塊的主要功能是實現(xiàn)將主控模塊輸出的二進制數(shù)(paid、needed、moneyout)轉(zhuǎn)換成BCD碼，以便輸出到七段顯示數(shù)碼器上而顯示出來。二進制譯碼模塊：該模塊有一個輸入端和兩個輸出端。其輸入端口包括 clk、coin1(投入一元貨幣)、coin5(投入5元貨幣)、price2(選擇2元的商品)、price3(選擇3元的商品)，輸出端口有paid(已投入多少錢)、needed(還需要多少錢)、moneyout(找零)、success(燈亮表示交易成功)、failure(燈亮表示交易失敗)、showmoneyout(燈亮表示正在找零)。其它功能本文不予討論。若投幣不夠，等待10秒后，顧客沒有繼續(xù)投幣，則退幣并回到初始狀態(tài)。投幣后，系統(tǒng)自動計算所投錢數(shù)。顧客選擇一種商品或多種則進入投幣狀態(tài)。6個LCD數(shù)碼管：2個用來顯示所需金額，2個用來顯示已付金額，2個用來顯示找零數(shù)。另外有3個發(fā)光二極管、6個LCD數(shù)碼管。這里的“特定項目”，可以包含某個器件的圖形、文本編輯中的單詞，菜單選項，甚至可以是一個彈出的窗口。若需要某個特定項目的幫助信息，可以同時按Shift+F1鍵或者選用工具欄中的快速幫助按鈕“”。但是常用的菜單會使用還是可能的。 Compile)(8)生成波形文件(Max+plusⅡ/Waveform Editor)(9)仿真(Max+plusⅡ/Simulator)(10)下載配置(Max+plusⅡ/Programmer)常用菜單簡介:該軟件的菜單主要有：MAX+PLUSⅡ菜單（MAX+PLUSⅡ）、文件菜單（File），該文件菜單隨所選功能的不同而不同、模板菜單（Templates），該模板使編寫VHDL和AHDL設(shè)計文件更容易和方便、指定菜單（Assign）、選擇菜單（Option）。設(shè)計步驟:(1)輸入項目文件名(File/Project/Name)(2)輸入源文件(圖形、VHDL、AHDL、Verlog和波形輸入方式)(Max+plusⅡ/graphic Editor；Max+plusⅡ/Text Editor；Max+plusⅡ/Waveform Editor)(3)指定CPLD型號(Assign/Device)(4)設(shè)置管腳、下載方式和邏輯綜合的方式(Assign/Global Project Device Option,Assign/Global Logic Synthesis)(5)保存并檢查源文件(File/project/Save amp。(4)、編程與驗證：用經(jīng)過仿真確認后的編程文件通過編程器（Programmer）將設(shè)計下載到實際芯片中，最后測試芯片在系統(tǒng)中的實際運行性能。然后根據(jù)設(shè)定的參數(shù)和策略對設(shè)計項目進行網(wǎng)表提取、邏輯綜合和器件適配，并產(chǎn)生報告文件、延時信息文件及編程文件，供分析仿真和編程使用。如圖1所示： 圖1 開發(fā)流程圖(1)、設(shè)計輸入:可以采用原理圖輸入、HDL語言描述、EDIF網(wǎng)表輸入及波形輸入等幾種方式。器件編程:當設(shè)計全部完成后,就可以將形成的目標文件下載到芯片中,實際驗證設(shè)計的準確性。編程文件的產(chǎn)生: 編譯器中的裝配程序(Assembler)將編譯好的程序創(chuàng)建一個或多個編程目標文件：EPROM配置文件（*.POF）例如,MAX7000S系列SRAM文件（*.SCF）例如,FLEX8000系列的配置芯片EPROMJEDEC文件(*.JED)十六進制文件(*.HEX)文本文件(*.TTF)串行BIT流文件(*.SBF)仿真:當設(shè)計文件被編譯好,并在波形編輯器中將輸入波形編輯完畢后,就可以進行行為仿真了,通過仿真可以檢驗設(shè)計的邏輯關(guān)系是否準確。一旦選擇該菜單，在編譯窗口將顯示出醫(yī)生，用鼠標點擊醫(yī)生，該醫(yī)生可以告訴你程序文件的健康情況。邏輯綜合與適配:該軟件在編譯過程中，通過邏輯綜合 (Logic Synthesizer)和適配(Fitter) 模塊,可以把最簡單的邏輯表達式自動的吻合在合適的器件中。管腳（底層）編輯窗口(Floorplan Editor)：該窗口用于將已設(shè)計好邏輯電路的輸入輸出節(jié)點賦予實際芯片的引腳,通過鼠標的拖拉，方便的定義管腳的功能。波形編輯器(Waveform Editor)：在進行邏輯電路的行為仿真時，需要在所設(shè)計電路的輸入端加入一定的波形，波形編輯器可以生成和編輯仿真用的波形（*.SCF文件），使用該編輯器的工具條可以容易方便的生成波形和編輯波形使用時只要將欲輸入波形的時間段用鼠標涂黑，然后選擇工具條中的按鈕，例如，如果要某一時間段為高電平，只需選擇按鈕”1”。 Max+plusⅡ 功能簡介原理圖輸入（Graphic Editor）：MAX+PLUSII軟件具有圖形輸入能力,用戶可以方便的使用圖形編輯器輸入電路圖,圖中的元器件可以調(diào)用元件庫中元器件,除調(diào)用庫中的元件以外,還可以調(diào)用該軟件中的符號功能形成的功能塊。硬件描述語言（HDL）：Max+plusⅡ軟件支持各種HDL設(shè)計輸入選項，包括VHDL、Verilog HDL和Altera自己的硬件描述語言AHDL。豐富的設(shè)計庫：Max+plusⅡ提供豐富的庫單元供設(shè)計者調(diào)用，其中包括74系列的全部器件和多種特殊的邏輯功能（MacroFunction）以及新型的參數(shù)化的兆功能（MageFunction）。與結(jié)構(gòu)無關(guān)：Max+plusⅡ系統(tǒng)的核心Complier支持Altera公司的FLEX10K、FLEX8000、FLEX6000、MAX9000、MAX7000、MAX5000和Classic可編程邏輯器件，提供了世界上唯一真正與結(jié)構(gòu)無關(guān)的可編程邏輯設(shè)計環(huán)境。在Max+plusⅡ上可以完成設(shè)計輸入、元件適配、時序仿真和功能仿真、編程下載整個流程，它提供了一種與結(jié)構(gòu)無關(guān)的設(shè)計環(huán)境，是設(shè)計者能方便地進行設(shè)計輸入、快速處理和器件編程。 MAX+PLUSⅡ的介紹 Max+plusⅡ是Altera公司提供的FPGA/CPLD開發(fā)集成環(huán)境，Altera是世界上最大可編程邏輯器件的供應(yīng)商之一。構(gòu)造體的申明區(qū)域是由關(guān)鍵