微機(jī)原理及接口技術(shù)課件chap7--文庫(kù)吧資料
2024-08-03 21:44本頁(yè)面
【正文】 止，再變高時(shí)的下一個(gè) CLK下降沿，從初值開(kāi)始重新計(jì)數(shù)。 ? 若下一次 GATE上升沿提前到達(dá)，則 OUT端負(fù)脈沖拉寬為兩次計(jì)數(shù)過(guò)程之和。 ? 計(jì)數(shù)過(guò)程中可隨時(shí)修改初值重新開(kāi)始計(jì)數(shù)。 ? 每寫入一次初值計(jì)數(shù)一個(gè)周期，然后停止計(jì)數(shù)。 裝入初值后輸出端變高電平， 計(jì)數(shù)結(jié)束輸出一個(gè) CLK寬度的負(fù)脈沖 硬件啟動(dòng)，不自動(dòng)重復(fù)計(jì)數(shù)。 裝入初值后 OUT端變高電平， 然后 OUT連續(xù)輸出對(duì)稱方波： 工作波形 (頻率發(fā)生器 ) (方波發(fā)生器 ) 前 N/2或（ N+1） /2 個(gè) CLK， OUT為高，后 N/2或（ N1） /2 個(gè) CLK， OUT為低。 裝入初值后 OUT端變高電平，計(jì)數(shù)到最后一個(gè) CLK時(shí) OUT輸出負(fù)脈沖，并連續(xù)重復(fù)此過(guò)程。 裝入初值后 OUT端變高電平，計(jì)數(shù)開(kāi)始 OUT端變?yōu)榈碗娖?，?jì)數(shù)結(jié)束后又變高。 裝入初值后 OUT端變低電平， 計(jì)數(shù)結(jié)束 OUT輸出高電平。 ?OUTn 計(jì)數(shù)器輸出信號(hào)，不同工作方式下 產(chǎn)生不同波形。21:43:54 1 第 7 章 常用數(shù)字接口電路 21:43:54 2 主要內(nèi)容： 掌握二種可編程接口芯片的應(yīng)用 了解串行通信的一般概念 21:43:54 3 接口電路概述 ? CPU與外設(shè)之間信息交換的通道 ? 信息緩沖 、 信息變換 、 電平轉(zhuǎn)換 、 聯(lián)絡(luò)控制 ? 分類： ? 8086系統(tǒng)中最常用的數(shù)字接口電路芯片： ? 825 825 8250 功能 傳送方式 傳送的信息類型 輸入接口 并行接口 數(shù)字量的輸入 /輸出接口 輸出接口 串行接口 模擬量的輸入 /輸出接口 21:43:54 4 可編程定時(shí) /計(jì)數(shù)器 8253 掌握 : ? 引線功能及計(jì)數(shù)啟動(dòng)方法 ? 6種工作方式及其輸出波形 ? 8253的使用 : ? 芯片與系統(tǒng)的連接 ? 芯片的初始化編程 21:43:54 5 定時(shí) /計(jì)數(shù)器的用途 ?可以實(shí)現(xiàn)定時(shí)與計(jì)數(shù)兩個(gè)功能，可用于 ? 系統(tǒng)時(shí)鐘 ? DRAM刷新定時(shí) ? 定時(shí)采樣 ? 實(shí)時(shí)控制 ? 脈沖的計(jì)數(shù) 21:43:54 6 如何實(shí)現(xiàn)定時(shí)？ ? 軟件方法：用一段程序?qū)崿F(xiàn)延時(shí) ? 利用 程序循環(huán) 延遲指定的時(shí)間 ? 缺點(diǎn)： CPU占用率？延時(shí)精度？兼容？ ? 硬件方法：定時(shí) /計(jì)數(shù)器電路 ? 利用 脈沖計(jì)數(shù) 在設(shè)定的時(shí)間輸出定時(shí)信號(hào) ● 8253是一種硬件定時(shí) /計(jì)數(shù)器芯片 21:43:54 7 一、外部引線及內(nèi)部結(jié)構(gòu) ? 8253概貌 ? 3個(gè) 16位的定時(shí) /計(jì)數(shù)器（通道） ? 24引腳雙列直插式 ? 最高計(jì)數(shù)頻率 2MHz ? TTL電平兼容 ? 單電源 +5V供電 8D 0D 1D 2D 3D 4D 5D 6D 7RDWRA 0A 1CS76543212223192021911101514131816172412CLK 0GATE 0OUT 0CLK 1GATE 1OUT 1CLK 2GATE 2OUT 2V CC地21:43:54 8 外部引線及內(nèi)部結(jié)構(gòu) DB D7D0 8253 A1 A0 WR RD CS 通道 2 通道 1 通道 0 CLK0 GAT
外語(yǔ)相關(guān)推薦
鄂ICP備17016276號(hào)-1