dma方式-文庫吧資料
2025-07-21 18:25本頁面
【正文】 存 CPU 2. DMA 接口組成 DMA 控 制 邏 輯 中 斷 邏 輯 設(shè)備 HLDA AR WC DAR HRQ 中斷請求 數(shù)據(jù)線 地址線 +1 +1 溢出信號 DREQ DACK BR 計算機組成原理 第五章 輸入輸出系統(tǒng) 三、 DMA 的工作過程 1. DMA 傳送過程 預(yù)處理、數(shù)據(jù)傳送、后處理 (1) 預(yù)處理 通過幾條輸入輸出指令預(yù)置如下信息 ? 通知 DMA 控制邏輯傳送方向（入 /出） ? 設(shè)備地址 DMA 的 DAR ? 主存地址 DMA 的 AR ? 傳送字?jǐn)?shù) DMA 的 WC 計算機組成原理 第五章 輸入輸出系統(tǒng) 預(yù)處理 ： 主存起始地址 設(shè)備地址 傳送數(shù)據(jù)個數(shù) 啟動設(shè)備 DMA DMA DMA 數(shù)據(jù)傳送 ： 繼續(xù)執(zhí)行主程序 同時完成一批數(shù)據(jù)傳送 后處理 ： 中斷服務(wù)程序 做 DMA 結(jié)束處理 繼續(xù)執(zhí)行主程序 CPU (2) DMA 傳送過程示意 允許傳送？ 主存地址送總線 數(shù)據(jù)送 I/O設(shè)備（或主存 ） 主存地址 加 1 傳送個數(shù) 減 1 數(shù)據(jù)塊 傳送結(jié)束？ 向 CPU申請 程序中斷 DMA請求 否 否 是 是 數(shù)據(jù)傳送 計算機組成原理 第五章 輸入輸出系統(tǒng) (3) 數(shù)據(jù)傳送過程（輸入） BR 設(shè)備 DMA 控 制 邏 輯 中 斷 邏 輯 AR WC DAR DMA接口 主 存 CPU +1 +1 DREQ ② HRQ ③ HLDA ④ 地址線 ⑤ DACK ⑥ ① 數(shù)據(jù)線 ⑦ 溢出信號 中斷請求 計算機組成原理 第五章 輸入輸出系統(tǒng) BR 設(shè)備 DMA 控 制 邏 輯 中 斷 邏 輯 AR WC DAR DMA接口 主 存 CPU +1 +1 DREQ ② HRQ ③ HLDA ④ 地址線 ⑤ DACK ⑥ ① 數(shù)據(jù)線 ⑦ 溢出信號 中斷請求 (4) 數(shù)據(jù)傳送過程（輸出） 計算機組成原理 第五章 輸入輸出系統(tǒng) (5) 后處理 校驗送入主存的數(shù)是否正確 是否繼續(xù)用 DMA 測試傳送過程是否正確，錯則轉(zhuǎn)診斷程序 由中斷服務(wù)程序完成 計算機組成原理 第五章 輸入輸出系統(tǒng) 2. DMA 接口與系統(tǒng)的連接方式 DMA 接口 1 DMA 接口 2 DMA 接口 n CPU … 主存 DMA響應(yīng) I/O總線 數(shù)據(jù)線 地址線 DMA請求 (1) 具有公共請求線的 DMA 請求 計算機組成原理 第五章 輸入輸出系統(tǒng) (2) 獨立的 DMA 請求 DMA 接口 1 DMA 接口 2 DMA 接口 3 CPU 主存 DMA響應(yīng) 1 DMA請求 1 DMA響應(yīng) 2 DMA請求 2 DMA響應(yīng) 3 DMA請求 3 I/O總線 數(shù)據(jù)線 地址線 計算機組成原理 第五章 輸入輸出系統(tǒng) 3. DMA 方式與程序中斷方式的比較 (1) 數(shù)據(jù)傳送 (2) 響應(yīng)時間 (3) 處理異常情況 (4) 中斷請求 (5) 優(yōu)先級 中斷方式 DMA 方式 程序 硬件 指令執(zhí)行結(jié)束 存取周期結(jié)束 能 不能 低 高 傳送數(shù)據(jù) 后處理 計算機組成原理 第五章 輸入輸出系統(tǒng) 四、 DMA 接口的類型 1. 選擇型 在 物理上 連接 多個 設(shè)備 在 邏輯上 只允許連接 一個 設(shè)備 設(shè)備地址寄存器 控制狀態(tài)寄存器 數(shù)據(jù)緩沖寄存器 主存地址寄存器 時序電路 字計數(shù)器 DMA接口 CPU 主存 設(shè)備 1 設(shè)備 2 設(shè)備 n 選 擇 線 . . .
黨政相關(guān)相關(guān)推薦
鄂ICP備17016276號-1