八路搶答器電路的設計-文庫吧資料
2025-07-05 21:13本頁面
【正文】 時時間到時無人搶答時，輸入信號為高電平，報警電路發(fā)出報警信號；反之，輸入信號為低電平時，報警器不工作。其中555構成多諧振蕩器，振蕩頻率fo＝ ／［（RI＋2R2）C］，其輸出信號經三極管推動揚聲器。其仿真結果為:秒脈沖電路波形圖下圖所示為定時電路走到00是刻的借位端B0的輸出信號仿真波形，該結果說明當定時器走到00時產生低電平信號來驅動報警電路報警，同時產生封鎖信號將74LS148D封鎖，禁止選手搶答。具體電路如下圖所示。時鐘脈沖由秒脈沖電路提供。其時鐘信號由時鐘產生電路提供。由于4管腳數(shù)碼顯示管DCD_HEX本身含有譯碼電路，所以在定時電路中直接使用4管腳顯示管省去了74LS48譯碼器，使電路簡化。 定時電路的設計原理及設計：該部分主要由555定時器秒脈沖產生電路（多諧振蕩器）、十進制同步加減計數(shù)器74LS192減法計數(shù)電路、2個數(shù)碼管等相關電路組成。74LS48譯碼器的管腳圖與真值表：74LS48譯碼驅動器輸出是高電平有效，配接的數(shù)碼管須采用共陰極接法。當==0時，無論觸發(fā)器的原狀態(tài)如何，均會使=1，=1。當=0、=1時，如果觸發(fā)器現(xiàn)態(tài)為=0、=1，因=0，會使G1輸出端次態(tài)翻轉為1，而=1和=1使G2的輸出端=0；同理當==0，也會使觸發(fā)器的次態(tài)輸出為==0；只要=0、=1，無論觸發(fā)器現(xiàn)態(tài)如何，均會將觸發(fā)器置1。只要輸入信號=1，=0，無論基本SR觸發(fā)器的輸出現(xiàn)態(tài)如何，均會使輸出次態(tài)置為0態(tài)。置0狀態(tài)。當輸入端接入==1的電平時，如果基本SR觸發(fā)器現(xiàn)態(tài)==0，則觸發(fā)器次態(tài)==0；若基本SR觸發(fā)器的現(xiàn)態(tài)=0、=1，則觸發(fā)器次態(tài)=0、=1。優(yōu)先編碼被廣泛用于計算機控制系統(tǒng)中，當有多個外設申請中斷時，優(yōu)先編碼器總是給優(yōu)先級別高的設備先編碼。0~7各輸入端的優(yōu)先順序為：7級別最高，0級別最低。EO是技能輸出端，只有在EI＝0，而0~7均無編碼輸入信號時為0。封鎖信號產生短的仿真波形如下圖所示，當有選手搶答時產生向上跳變的信號將74LS148D封鎖，并驅使發(fā)光二極管指示燈亮；當進行清零操作是產生下降沿信號： 封鎖信號產生電路仿真74LS148D的管腳圖以及功能真值表為：74LS148的輸入端和輸出端低電平有效。而RS觸發(fā)器具有保持功能，可以使信號保持而不消失，所以為了解決這一問題使主電路能夠穩(wěn)定工作，在搶答電路的編碼器74LS148D之前加入8個RS觸發(fā)器，分別對應八個開關即對應8位選手，有RS觸發(fā)器的特性及真值表可知，將這8個RS觸發(fā)器的S端口均接為高電平使其無效，將R端口分別接至8個開關，當選手搶答時RS觸發(fā)器別出發(fā)，即使搶答開關在一瞬間關閉觸發(fā)信號也會別RS觸發(fā)器一直保持到主持人清零為止，這樣就實現(xiàn)了主電路的穩(wěn)定性。當優(yōu)先搶答者回答完問題后，由主持人操作控制開關S，使搶答電路復位，以便進行下一輪搶答。當按下的鍵松開后，74LSl48D的使能端EI為高電平，但由于RS觸發(fā)器具有記憶功能使CTR維持高電平不變，所以74LSl48D仍處于禁止工作狀態(tài)，其它按鍵的輸入信號不會被接收。經RS鎖存器后，CTR=l， BI/IBO=1，74LS48處于工作狀態(tài)，4Q3Q2Q=111，由74LS48的真值表可以看出經74LS48譯碼后，顯示器顯示出“7”，但是為了使顯示器輸出與選手的編號相對應在譯碼器74LS48之前加入一個加法器74LS238D使其輸出加1，此后經過74LS48譯碼器譯碼輸出為“8”與選手編號相對應。于是74LS48的清零端 BI/IBO =0，顯示器
電大資料相關推薦
鄂ICP備17016276號-1