【正文】 的地址和寫入的數(shù)據(jù)，直到全部文件編程結(jié)束。5. 每對(duì)Flash存儲(chǔ)陣列寫入一個(gè)字節(jié)或每寫入一個(gè)程序加密位，加上一個(gè)ALE/PROG編程脈沖。3. 激活相應(yīng)的控制信號(hào)。編程方法：編程前，須按表9和表11所示設(shè)置好地址、數(shù)據(jù)及控制信號(hào)，AT89C52編程方法如下：1. 在地址線上加上要編程單元的地址信號(hào)。AT89C52的程序存儲(chǔ)器陣列是采用字節(jié)寫入方式編程的，每次寫入一個(gè)字節(jié)，要對(duì)整個(gè)芯片年內(nèi)的PEROM程序存儲(chǔ)器寫入一個(gè)非空字節(jié)，必須使用片擦除的方式將整個(gè)存儲(chǔ)器的內(nèi)容清除。低電壓編程模式適合于用戶在線編程系統(tǒng)，而高電平編程模式可與通用EPROM編程器兼容。Flash存儲(chǔ)器的編程：AT89C52單片機(jī)內(nèi)部有8K字節(jié)的Flash PEROM，這個(gè)Flash存儲(chǔ)陣列出廠時(shí)處于擦除狀態(tài)(即所有存儲(chǔ)單元的內(nèi)容均為FFH)，用戶可隨時(shí)對(duì)其編程。此外，加密位只能通過整片擦除的方法清除。程序寄存器的功能：AT89C52有三個(gè)程序加密位，可對(duì)芯片上的三個(gè)加密位LBLBLB3進(jìn)行編程（P）或不編程（U）來得到如表7所示的功能：當(dāng)加密位LB1被編程時(shí)，在復(fù)位期間，EA端的邏輯電平被采樣并鎖存，如果單片機(jī)上電后一直沒有復(fù)位，則鎖存起的初始值是一個(gè)隨機(jī)數(shù)，且這個(gè)隨機(jī)數(shù)會(huì)一直保存到真正復(fù)位為止?？臻e和掉電模式下，端口引腳狀態(tài)如表6所示。掉電模式：在掉電模式下，振蕩器停止工作，進(jìn)入掉電模式的指令是最后一條被執(zhí)行的指令，片內(nèi)RAM和特殊功能寄存器的內(nèi)容在終止掉電模式前被凍結(jié)。在此狀態(tài)下，片內(nèi)硬件禁止訪問內(nèi)部RAM，但可以訪問端口引腳，當(dāng)用復(fù)位終止空閑方式時(shí)，為避免可能對(duì)端口產(chǎn)生意外寫入，激活空閑模式的那條指令后一天指令不應(yīng)是一條指令對(duì)端口或外部存儲(chǔ)器的寫入指令?？臻e模式可由任何允許的中斷請(qǐng)求或硬件復(fù)位終止?？臻e節(jié)點(diǎn)模式：在空閑工作模式狀態(tài)下，CPU自身處于睡眠狀態(tài)而所有片內(nèi)的外設(shè)仍保持激活狀態(tài)，這種方式由軟件產(chǎn)生。由于外部時(shí)鐘信號(hào)時(shí)通過一個(gè)2分頻觸發(fā)器后作為內(nèi)部時(shí)鐘信號(hào)的，所以對(duì)外部時(shí)鐘信號(hào)的占空比沒有特殊要求，但最小高電平持續(xù)時(shí)間和最大的低電平持續(xù)時(shí)間應(yīng)符合產(chǎn)品技術(shù)條件的要求。采用外部時(shí)鐘的電路如圖10右圖所示。10PF。但電容容量的大小會(huì)輕微影響振蕩頻率的高低、振蕩器工作的的穩(wěn)定性、起振的難易程序及溫度穩(wěn)定性，如果使用石英晶體，但容使用30PF177。 外接石英晶體（或陶瓷諧振器）激電容C1，C2接在放大器的反饋回路上構(gòu)成并聯(lián)并聯(lián)振蕩電路。時(shí)鐘振蕩器： AT89C52中一個(gè)用于構(gòu)成內(nèi)部振蕩器的高增益反相放大器，引腳XTAL1和XTAL2分別是該放大器的輸入端和輸出端。然而，定時(shí)器2的標(biāo)志位TF2在定時(shí)器溢出的那個(gè)機(jī)器周期的S2P2狀態(tài)置位，并在同一個(gè)機(jī)器周期內(nèi)差續(xù)道該標(biāo)志。定時(shí)器2的中斷是由T2CON中的TF2和EXF2邏輯或產(chǎn)生的，當(dāng)轉(zhuǎn)向中斷服務(wù)程序時(shí)，這些標(biāo)志位不能被硬件清除，事實(shí)上，服務(wù)程序需確定是TF2或EXF2產(chǎn)生中斷，而由軟件清除中斷標(biāo)志位。這些中斷源可通過分別設(shè)置專用寄存器IE的置位或清0來控制每一個(gè)中斷的允許或禁止。中斷: AT89C52共有6個(gè)中斷向量：兩個(gè)外中斷（INT0和INT1），三個(gè)定時(shí)器中斷（定時(shí)器0、2）和串行口中斷。UART: AT89C52的UART工作方式與AT89C51工作方式相同。定時(shí)器2作為波特率發(fā)生器使用時(shí)，還可作為時(shí)鐘發(fā)生器使用，但是需要注意的是波特率和時(shí)鐘輸出頻率不能分開確定，這是因?yàn)樗鼈兺褂肦CAP2H和RCAP2L。當(dāng)設(shè)置定時(shí)/計(jì)數(shù)器2為時(shí)鐘發(fā)生器時(shí)，C/T2()=0，T2OE()=1,必須由TR2（T2CON2）啟動(dòng)或停止定時(shí)器。還可以通過編程使其作為定時(shí)/計(jì)數(shù)器2的外部時(shí)鐘輸入和輸出占空比50％的時(shí)鐘脈沖。然而，對(duì)RCAP2則可讀而不可寫，因?yàn)閷懭氩僮鲗⑹侵匦卵b載，寫入操作可能令寫和/或重裝載出錯(cuò)。需要注意的時(shí)，當(dāng)定時(shí)器2工作于波特率發(fā)生器時(shí)，作為定時(shí)器運(yùn)行（TR2=1）時(shí)，并不能訪問TH2和TL2。但若EXEN2置位，且T2EX端產(chǎn)生由1至0的負(fù)跳變，則會(huì)使EXF2置位，此時(shí)并不能將（RCAP2H,RCAP2L）的內(nèi)容重新裝入TH2和TL2中。定時(shí)器2作為波特率發(fā)生器使用的電路如圖7所示：T2CON中的RCLK或TCLK=1時(shí)，波特率工作方式才有效。通常作為定時(shí)器時(shí)，在每個(gè)機(jī)器周期（1/12振蕩頻率）寄存器的值加1，而作為波特率發(fā)生器使用時(shí)在每個(gè)狀態(tài)時(shí)間（1/2振蕩頻率）寄存器的值加1。在方式1和方式3中，波特率由定時(shí)器2的溢出速率根據(jù)下式確定：定時(shí)器既能工作于定時(shí)方式也能工作與計(jì)數(shù)方式，在大多數(shù)的應(yīng)用中，時(shí)工作在定時(shí)方式（C/T2=0）。若RCLX和TCLX置位，則定時(shí)器2工作于波特率發(fā)生器方式。波特率發(fā)生器: 當(dāng)T2CON（表3）中的TCLX和RCLX置位時(shí)，定時(shí)/計(jì)數(shù)器2作為波特率發(fā)生器使用。當(dāng)定時(shí)計(jì)數(shù)器2向上溢出或向下溢出時(shí)，置位EXF2位。T2EX引腳為邏輯“1”時(shí)，定時(shí)器向上計(jì)數(shù)，當(dāng)計(jì)數(shù)0FFFFH向上溢出時(shí)，置位TF2，同時(shí)把16位計(jì)數(shù)寄存器RCAP2H和RCAP2L重裝載到TH2和TL2中。當(dāng)DCEN=1時(shí)，允許定時(shí)器2向上或向下計(jì)數(shù)，如圖6所示。若EXEN2=1，定時(shí)器2的16位重裝載由溢出或外部輸入端T2EX從1至0的下降沿觸發(fā)。復(fù)位時(shí)，DCEN位置“0”，定時(shí)器2默認(rèn)設(shè)置為向上計(jì)數(shù)。另外，T2EX引腳信號(hào)的跳變使得T2CON中的EXF2置位，與TF2相仿，EXF2也會(huì)激活中斷。如果EXEN2=0,定時(shí)器2是一個(gè)16位定時(shí)器或計(jì)數(shù)器，計(jì)數(shù)溢出時(shí)，對(duì)T2CON的溢出標(biāo)志TF2置位，同時(shí)激活中斷。由于識(shí)別1至0的跳變需要2個(gè)機(jī)器周期（24個(gè)振蕩周期），因此，最高計(jì)數(shù)速率為振蕩頻率的1/24。在計(jì)數(shù)工作方式時(shí)，當(dāng)T2引腳上外部輸入信號(hào)產(chǎn)生由1至0的下降沿時(shí)，寄存器的值加1，在這種工作方式下，每個(gè)機(jī)器周期的5SP2期間，對(duì)外部輸入進(jìn)行采樣。它既可以當(dāng)定時(shí)器使用，也可以作為外部時(shí)間計(jì)數(shù)器使用，其工作凡是由特殊功能寄存器T2CON（如表3）的C/T2位選擇。例如，下面的直接尋址指令訪問特殊功能寄存器0A0H（即P2口）地址單元。 當(dāng)一條指令訪問7FH以上的內(nèi)部地址單元時(shí)，指令使用的尋址方式是不同的，也即尋址方式?jīng)Q定是訪問高128字節(jié)RAM還是訪問特殊功能寄存器。AT89C52除了有與AT89C51所有的定時(shí)/計(jì)數(shù)器0和定時(shí)/計(jì)數(shù)器1外，還增加了一個(gè)定時(shí)/計(jì)數(shù)器2。對(duì)沒有定義的單元讀寫將是無效的，讀出的數(shù)值將是不確定的，而寫入的數(shù)據(jù)也將丟失。并非所有的地址都被定義，從80H—FFH共128個(gè)字節(jié)只有一部分被定義。如EA端為高電平（接Vcc）端，CPU則執(zhí)行內(nèi)部程序存儲(chǔ)器中的指令。欲使CPU僅訪問外部程序存儲(chǔ)器（地址為0000H—FFFFH），EA端必須保持低電平（接地）。PSEN：程序儲(chǔ)存允許（PSEN）輸出是外部程序存儲(chǔ)器的讀選通信號(hào)，當(dāng)AT89C52由外部程序存儲(chǔ)器取指令或數(shù)據(jù)時(shí)，每個(gè)機(jī)器周期兩次PSEN有效，即輸出兩個(gè)脈沖。此外，該引腳會(huì)被微弱拉高，單片機(jī)執(zhí)行外部程序時(shí)，應(yīng)設(shè)置ALE禁止位無效。對(duì)Flash存儲(chǔ)器編程期間，該引腳還用于輸入編程脈沖（PROG）如有必要，可通過對(duì)特殊功能寄存器（SFR）區(qū)中的8EH單元的D0位置位，可禁止ALE操作。一般情況下，ALE仍以時(shí)鐘振蕩頻率的1/6輸出固定的脈沖信號(hào)，因此它可對(duì)外輸出時(shí)鐘或用于定時(shí)目的。RST：復(fù)位輸入。 P3口除了作為一般的I/O口線外，更重要的用途是它的第二功能，如下表所示：此外，P3口還接受一些用于Flash閃速存儲(chǔ)器編程和程序校驗(yàn)的控制信號(hào)。對(duì)端口P3寫“1”時(shí)，他們被外部上拉電阻拉高并可作為輸入端口。P3口：P3口是一組帶有內(nèi)部上拉電阻的8位雙向I/O口。 Flash編程或校驗(yàn)時(shí)，P2亦接收高位地址和一些控制信號(hào)。 在訪問外部程序存儲(chǔ)器器或16位地址的外部數(shù)據(jù)存儲(chǔ)器（例如執(zhí)行MOVX DPTR指令）時(shí)，P2口送出高8位地址數(shù)據(jù)。對(duì)端口P2寫“1”，通過內(nèi)部的上拉電阻把端口拉到高電平，此時(shí)可作輸入口。 與AT89C51不同之處是， （）和輸入（），參見表1。對(duì)端口P1寫“1”，通過內(nèi)部的上拉電阻把端口拉到高電平，此時(shí)可作輸入口。在訪問外部數(shù)據(jù)存儲(chǔ)器或者程序存儲(chǔ)器時(shí)，這組口線分時(shí)轉(zhuǎn)換地址（低8位）和數(shù)據(jù)總線復(fù)用，在訪問期間激活內(nèi)部上拉電阻。P0口：P0口是一組8位漏極開路型雙向I/O端口，也即地址/數(shù)據(jù)總線復(fù)用口。VCC：電源電壓空閑方式停止CPU的工作，但是允許RAM，定時(shí)/計(jì)數(shù)器，串行通信口及中斷系統(tǒng)繼續(xù)工作。低功耗空閑和掉電模式功能特性概述：AT89C52提供以下標(biāo)準(zhǔn)功能：8K字節(jié)Flash閃速存儲(chǔ)器，256字節(jié)內(nèi)部RAM，32個(gè)I/O口線，3個(gè)16位定時(shí)/計(jì)數(shù)器，一個(gè)6向量兩級(jí)終端結(jié)構(gòu)，一個(gè)全雙工串行通信口，片內(nèi)振蕩及時(shí)鐘電路。8個(gè)中斷源32個(gè)可編程I/O口線三級(jí)加密程序存儲(chǔ)器1000次擦寫周期與MCS51產(chǎn)品指令和引腳完全兼容 實(shí)際上，通過每個(gè)時(shí)刻的等效電路，發(fā)現(xiàn)和分析變壓器漏感作用時(shí)的電路十分類似，輸出電壓Ud的瞬時(shí)電壓為導(dǎo)通兩相電壓瞬時(shí)值的平均值。電路中設(shè)置了平衡電抗器來保證兩組三相半波電路能同時(shí)導(dǎo)電，每相的觸發(fā)脈沖，從第一個(gè)正自然換相點(diǎn)開始計(jì)算起，分別為5和6。三相橋式全控整流電路接反電勢(shì)電感性負(fù)載時(shí)，在負(fù)載電感足夠大足以使負(fù)載電流連續(xù)的情況下，電路工作情況與電感性負(fù)載時(shí)相似，電路中各處電壓、電流波形均相同，僅在計(jì)算Id時(shí)有所不同，接反電動(dòng)勢(shì)電感性負(fù)載時(shí)的Id為：Id =（式中和分別為負(fù)載中的電阻值和反電動(dòng)勢(shì)的值）小結(jié)：變壓器二次側(cè)每相有兩個(gè)匝數(shù)相同、極性相反（同名端相反）的繞組。前沿相差180176。時(shí)，整流電壓平均值為：Ud=U2Sinωtd(ωt) = [1＋cos (＋α)]●輸出電流平均值為：Id =（2）基本參數(shù)關(guān)系●當(dāng)整流輸出電壓連續(xù)時(shí)（即帶電感性負(fù)載或帶電阻負(fù)載ａ≦60176。因?yàn)樵冢?90176。時(shí)的波形（1）當(dāng)ａ﹥60176。時(shí)的波形圖3—8三相橋式全控整流電路帶電感性負(fù)載ａ=60176。圖3—6三相橋式全控整流電路帶電感性負(fù)載ａ=0176。時(shí)：Ud波形連續(xù)，工作情況與帶電阻負(fù)載時(shí)十分相似，各晶閘管的通斷情況、輸出整流電壓Ud波形、晶閘管承受的電壓波形等都一樣；區(qū)別在于：由于負(fù)載不同，同樣的整流輸出電壓加到負(fù)載上，得到的負(fù)載電流波形不同。3．2 三相橋式全控整流電路電感性負(fù)載時(shí)，Ud波形每60176。時(shí)的波形小結(jié)● 當(dāng)ａ≦60176。時(shí)，如ａ=90176。4 三相橋式全控整流電路帶電阻負(fù)載ａ﹥60176。時(shí)Ud出現(xiàn)為零的點(diǎn)。時(shí)工作情況Ud波形中每段線電壓的波形繼續(xù)后移，平均值繼續(xù)降低。期間，iu為正，iu波形的形狀與同時(shí)段的Ud波形相同，在VT4處于通態(tài)的120176?！駨腢t1開始把一周期等分為6段，Ud波形仍由6段線電壓構(gòu)成，每一段導(dǎo)通晶閘管的編號(hào)等仍符合表33的規(guī)律。時(shí)的波形）晶閘管起始導(dǎo)通時(shí)刻推遲了30176。2 三相橋式全控整流電路帶電阻負(fù)載ａ=30176。▼ 實(shí)際提供脈沖的順序?yàn)椋篤T1，VT2—VT2，VT3—VT3，VT4—VT4，VT5—VT5，VT6—VT6，VT1—VT1，VT2，不斷重復(fù)。所以每隔60176。）。▼ Ud一周期脈動(dòng)6次，每次脈動(dòng)的波形都一樣，所以三相全橋電路稱為6脈波整流電路。共陽極組VTVTVT2也依次差120176。▼ 對(duì)觸發(fā)脈沖的要求：● 按VT1—VT2—VT3—VT4—VT5—VT6的順序，相位依次差60176。表3—3三相橋式全控整流電路電阻負(fù)載ａ=0176。任意時(shí)刻共陽極組和共陰極組中各有1個(gè)SCR處于導(dǎo)通狀態(tài)。對(duì)于共極組的3個(gè)晶閘管，陰極所接交流電壓值最低（或者說負(fù)得最多）的導(dǎo)通。對(duì)于共陰極阻的3個(gè)晶閘管，陽極所接交流電壓值最大的一個(gè)導(dǎo)通。時(shí)的波形）1）帶電阻負(fù)載時(shí)的工作情況（1）ａ=0176。1 三相橋式全控整流電路帶電阻負(fù)載ａ=0176。對(duì)于每相二次電源來說，每個(gè)工作周期中，即有電流，也有負(fù)電流，所以不存在直流磁化問題，提高了繞組利用率。第三章 三相橋式全控整流電路3．1 三相橋式全控整流電路電阻性負(fù)載（圖3—1三相橋式全控整流電路原理圖）三相全橋的特點(diǎn)：應(yīng)有良好的抗干擾性能、溫度穩(wěn)定性及與主電路的電氣隔離。觸發(fā)脈沖應(yīng)有足夠的幅度；（3）晶閘管觸發(fā)電路應(yīng)滿足下列要求：2．1．4 晶閘管的觸發(fā)：（1）作用：產(chǎn)生符合要求的門極觸發(fā)脈沖，保證晶閘管在需要的時(shí)刻由阻斷轉(zhuǎn)為導(dǎo)通。從這個(gè)角度可以看出，晶閘管是一種電流控制型的電力電子器件。（3）晶閘管一旦導(dǎo)通，門極就失去控制作用。2．1．3 晶閘管的基