【正文】 END IF。039。 ELSE IF QB=1799 THEN QB:=0。C2=39。139。 END IF。 END IF。C1=39。139。 THEN IF QA1799 THEN QA:=QA+1。 THEN IF ENA=39。EVENT AND CLK=39。BEGIN P_A :PROCESS(CLK,ENA,ENB,ENC,ENE) VARIABLE QA,QB,QC,QE:INTEGER。SIGNAL C:INTEGER。SIGNAL A:INTEGER。SIGNAL C3:STD_LOGIC。ARCHITECTURE ONE OF TIM ISSIGNAL C1:STD_LOGIC。 LED :OUT INTEGER RANGE 0 TO 25)。 KEY :IN INTEGER RANGE 1 TO 4。 ENC :IN STD_LOGIC。 ENA :IN STD_LOGIC。 定時設(shè)置USE 。然后將定時值送給控制模塊和顯示模塊。 當(dāng)sel為“10”時選擇c3。當(dāng)sel為“00”時選擇c1。計數(shù)器的使能信號為高電平時該計數(shù)器進行計數(shù)操作，每次當(dāng)clk的上升沿到來的時候計數(shù)器加1，當(dāng)計數(shù)器計數(shù)到1799時計數(shù)器清零，輸出信號c1為低電平；當(dāng)計數(shù)小于1799時c1為高電平。其模塊圖如下： 圖53 定時模塊電路1) 端口說明key: 時間調(diào)節(jié)按鍵信號；clk: 時鐘信號；ena,enb,enc,ene: 計數(shù)器使能信號，高電平有效；a,b,c,d: 4路選擇器的數(shù)據(jù)源；y: 定時選擇輸出信號；led: 定時顯示信號，傳遞給后面的顯示模塊進行設(shè)置時間的顯示；2) 原理分析該模塊分兩部分來實現(xiàn)，前一部分是4個不同檔位的計數(shù)器，然后在通過4路選擇器進行選擇。通過KEY鍵可以設(shè)置定時長度。當(dāng)檢測到CLK的上升沿到來且DOWN信號為20℃時，溫度輸出信號DOUT輸出20。 3）調(diào)節(jié)模塊的時序仿真波形如圖所示：圖52 溫度調(diào)節(jié)模塊時序仿真波形圖 當(dāng)復(fù)位信號的上升沿到來的時候溫度回到22℃。 END PROCESS。 END IF。 END IF。 END IF。139。 默認初始值為22℃ ELSIF CLK39。139。END。 DOWN :IN INTEGER RANGE 30 DOWNTO 16。 RES :IN STD_LOGIC。USE 。該模塊設(shè)置的溫度調(diào)節(jié)范圍為16℃～30℃，當(dāng)超過這個范圍進行調(diào)節(jié)的話空調(diào)會自動默認恢復(fù)到22℃。當(dāng)檢測到CLK的上升沿到來且RISE信號為高電平、同時此時的設(shè)置溫度小于30℃時，溫度輸出信號DOUT=RISE，并將該溫度值輸出給控制模塊和顯示模塊。 Dout：輸出設(shè)置溫度值。 Res：復(fù)位；高電平復(fù)位。 圖51 溫度設(shè)置模塊電路符號1)端口說明 Clk：工作時鐘； Rise：升溫按鍵；高電平有效，低電平無效。 系統(tǒng)總電路圖各模塊說明：TIM：定時時長設(shè)置模塊；TEMPCONDITIONER：控制模塊；FENPIN：分頻模塊；TIAOJIE：溫度設(shè)置模塊；SHOW: 測量所得溫度顯示模塊；SHOWT：設(shè)置的時長顯示模塊；SHOWDE：設(shè)置的溫度顯示模塊；系統(tǒng)總電路圖如圖45所示:圖45 系統(tǒng)總電路圖5 系統(tǒng)軟件設(shè)計 溫度設(shè)置模塊溫度調(diào)節(jié)模塊的功能是根據(jù)生活需要對室內(nèi)溫度進行設(shè)置。通過對兩種顯示方式的介紹和比較可以看出，選擇動態(tài)顯示方式才能夠滿足設(shè)計需要。通過分時輪流控制各個數(shù)碼管的公共極，就使各個數(shù)碼管輪流受控顯示，這就是動態(tài)驅(qū)動。此種設(shè)計一般應(yīng)用在單個LED的驅(qū)動或LED數(shù)量較少，且所選的MCUIO比較充裕的情況下。[8]LED的顯示方式分為靜態(tài)顯示和動態(tài)顯示。它們的發(fā)光原理是一樣的，只是電源極性不同。7段LED數(shù)碼管則是在一定形狀的絕緣材料上，利用單只LED組合排列成的“8”字型，分別引出它們的電極，點亮相應(yīng)的筆段來顯示出09的數(shù)字。IOE還具有許多特性，比如JTAG編程支持、擺率控制、三態(tài)緩沖和漏極開路輸出[6]。 （4）整個I/O引腳由I/O單元（IOE）驅(qū)動。每個LAB代表大概96個可用邏輯門。一個LE由一個4輸入LUT、一個可編程觸發(fā)器和為實現(xiàn)進位及級聯(lián)功能的專用信號路徑組成。 （2）邏輯正列由邏輯塊組成。 （1）嵌入式陣列由一系列的EAB組成，當(dāng)實現(xiàn)存儲功能時，每個EAB提供4096位；當(dāng)實現(xiàn)邏輯功能時，每個EAB可以提供100至600個門。（5）強大的I/O引腳：每個引腳都有一個獨立的三態(tài)輸入、勢能控制和漏極開路配置選項；可編程輸出電壓的擺率控制可以減小開關(guān)噪聲。（3）系統(tǒng)級特點：；低功耗；雙向I/O性能達到250MHz；；內(nèi)置JTAG邊界掃描測試電路；；通過外部的配制器件、智能控制器或JTAG端口可實現(xiàn)在線重配置。 ACEX1K器件的特點（1）具有宏功能的增強嵌入式陣列（如實現(xiàn)高效存儲和特殊的邏輯功能）和實現(xiàn)一般功能的邏輯陣列，每個EAB的雙口能力達到16bit寬，可提供低價的可編程單芯片系統(tǒng)集成。[4] DS18B20測溫原理如圖44所示:斜率累加器計數(shù)器1低溫度系數(shù)振蕩器預(yù)置比較=0溫度寄存器計數(shù)器2=0高溫度系數(shù)振蕩器預(yù)置停止圖44 DS18B20測溫原理 本次設(shè)計使用的是Altera公司ACEX 1K系列的EP1K30TC1443。減法計數(shù)器1對低溫度系數(shù)晶振產(chǎn)生的脈沖信號進行減法記數(shù)，當(dāng)減法計數(shù)器1的預(yù)置值減到0時，溫度寄存器的值將加1，減法計數(shù)器1的預(yù)置值將重新被裝入，減法計數(shù)器1重新開始對低溫度系數(shù)晶振產(chǎn)生的脈沖信號進行記數(shù)，如此循環(huán)直到減法計數(shù)器2記數(shù)到0時，停止溫度寄存器值的累加，此時溫度寄存器中的數(shù)值就是所測溫度值。圖中還隱含著記數(shù)門，當(dāng)記數(shù)門打開時，DS18B20就對低溫度系數(shù)振蕩器產(chǎn)生的時鐘脈沖進行記數(shù)，進而完成溫度測量。DS18B20的測溫原理DS18B20的測溫原理如圖44所示。用戶也可通過1線端口對DS18B20進行操作，其步驟為：復(fù)位ROM功能命令存儲器功能命令執(zhí)行/數(shù)據(jù)。NC為空腳。該腳為漏極開路輸出，常態(tài)下呈高電平。 圖43 DS18B20管腳排列 圖中GND為地。表41 溫度值對應(yīng)的二進制溫度數(shù)據(jù)溫度/℃二進制表示十六進制表示+12500000111 1101000007D0H+00000001 100100010191H+00000000 1010001000A2H+00000000 000010000008H000000000 000000000000H11111111 11111000FFF8H11111111 01011110FF5EH11111110 01101111FE6FH5511111100 10010000FC90H 數(shù)據(jù)來源：《FPGA與DS18B20組成的測溫系統(tǒng)的設(shè)計》 DS18B20的芯片結(jié)構(gòu)：DS18B20采用3腳PR35封裝或8腳SOIC封裝。當(dāng)符號位S=0時，表示測得的溫度值為正值，可以直接將二進制位轉(zhuǎn)換為十進制；當(dāng)符號位S=1時，表示測得的溫度值為負值，要先將補碼變成原碼，再計算十進制值。 DS18B20內(nèi)部結(jié)構(gòu)框圖如圖42所示:I/OVDDC64位ROM和單線接口高速緩存存儲器與控制邏輯溫度傳感器高溫觸發(fā)器TH配置寄存器低溫觸發(fā)器TL8位CRC發(fā)生器圖42 DS18B20內(nèi)部結(jié)構(gòu)框圖圖42所示為DS18B20的內(nèi)部結(jié)構(gòu)框圖。（3）配置寄存器。（2）非易失性溫度報警觸發(fā)器TH和TL。DS18B20的性能特點如下：(1) 獨特的單線接口引腳進行通信；(2) 多個DS18B20可以并聯(lián)在唯一的三線上，實現(xiàn)多點組網(wǎng)功能；(3) 無須外部器件，零待機功耗；(4) 可以通過數(shù)據(jù)線供電，~；(5) 溫度以9或12位數(shù)字讀出；(6) 用戶可定義的非易失性溫度報警設(shè)置；(7) 報警搜索命令識別并標(biāo)志超過程序限定溫度（溫度報警條件）的器件；(8) 負電壓特性，電源極性接反時，溫度計不會因發(fā)熱而燒毀，但不能正常工作。 DS18B20數(shù)字溫度傳感器介紹 DS18B20特點：DS18B20具有微型化、低功耗、高性能、抗干擾能力強、易配微處理器等優(yōu)點。方案選擇：選擇方案二。DS18B20測量溫度范圍為 55+125，現(xiàn)場溫度直接以“一線總線”的數(shù)字方式傳輸，大大提高了系統(tǒng)的抗干擾性。方案二：采用集成溫度傳感器，如DS18B20智能溫度控制器。鉑熱電阻與溫度的關(guān)系是：Rt= Ro(1+At+Btt)；其中Rt是溫度為t攝氏度時的電阻；Ro是溫度為0時的電阻；t為任意溫度值，A，B為溫度系數(shù)。鉑熱電阻的物理化學(xué)性能在高溫和氧化性介質(zhì)中很穩(wěn)定，而此元件線性較好。 溫度傳感器的選擇按照電阻的性質(zhì)可以分為半導(dǎo)體熱電阻和金屬熱電阻兩大類，前者通常稱為熱敏電阻，后者稱為熱電阻。因此只要傳感器的精度滿足整個測控系統(tǒng)即可，不必選的太高。 （2）穩(wěn)定度：傳感器使用一段時間后，其性能保持不變的能力。理論上線性范圍越寬，量程越大，并且能保證一定的精度。下面介紹傳感器的特性。 高精度數(shù)字傳感器DS18B20 溫度傳感器的介紹溫度傳感器是一種以一定的精確度把被測量溫度轉(zhuǎn)換為與之有對應(yīng)關(guān)系的便于應(yīng)用的某些物理量的測量裝置。通過空調(diào)執(zhí)行機構(gòu)來達到改變環(huán)境溫度的目的。數(shù)字式溫度傳感器DS18B20將采集的溫度以數(shù)字信號的形式直接傳遞給FPGA芯片，用戶可通過按鈕根據(jù)需要設(shè)置溫度值和定時時長。本設(shè)計使用的FPGA芯片是Altera公司的ACEX 1K系列的EP1K30TC1443，溫度傳感器采用高精度數(shù)字溫度傳感器DS18B20。所以同過上面的對兩個方案的比較論證，本次設(shè)計采用方案2來實現(xiàn)[4]。方案2采用的是以FPGA為核心控制器件，同時溫度傳感器采用的是高精度的數(shù)字溫度傳感器DS18B20，通過該傳感器采集的溫度信息不需要經(jīng)過信號放大和A/D轉(zhuǎn)換直接以數(shù)字信號的形式傳遞給控制芯片，使得電路的連接大大的簡化了，減小了電路復(fù)雜所帶來的誤差等問題。其方框圖32如下：控制器 FPGA空調(diào)電機溫度采集LED顯示溫、時設(shè)置圖32 基于FPGA的空調(diào)控制系統(tǒng)框圖通過比較兩個方案，方案1采用單片機為核心控制器件，該方案的優(yōu)點是容易控制，系統(tǒng)原理比較簡單，電路可靠，容易實現(xiàn)控制目的。其方框圖31如下: AD590A/D轉(zhuǎn)換 AT89S51LED顯示可控硅電路可控硅電路風(fēng)扇電爐圖31 基于單片機的空調(diào)控制系統(tǒng)框圖方案2：該方案以FPGA為核心控制器件，采用數(shù)字溫度傳感器DS18B20進行溫度采集，將采集到的溫度數(shù)字直接以數(shù)字信號傳輸給FPGA控制器，控制器通過比較采集的溫度和用戶設(shè)置的溫度來做出發(fā)送降溫還是加熱的控制信號給空調(diào)機。方案1：該方案采用的是AT89C51單片機為核心控制器件，用它來處理各個單元電路的工作以及檢測其運行情況。總之空調(diào)技術(shù)的研究發(fā)展很快，并且開發(fā)出了種類繁多的空調(diào)產(chǎn)品[3]。還能滿足節(jié)能環(huán)保的要求；在以網(wǎng)絡(luò)信息代表的2l世紀，作為家電產(chǎn)品的空調(diào)器也必將隨之步入網(wǎng)絡(luò)信息時代。不光調(diào)節(jié)空氣的溫度，對空氣的舒適度也進行調(diào)節(jié)；隨著各國政府對空調(diào)的能耗標(biāo)準提出要求。首先是后風(fēng)扇時代，典型特征是功能僅限制于制冷制熱，技術(shù)含量低；接下來是純空調(diào)時代。[10] VHDL的設(shè)計步驟采用VHDL的系統(tǒng)設(shè)計，一般有以下6個步驟：(1) 按要求的功能模塊劃分；(2) VHDL的設(shè)計描述（設(shè)計輸入）；(3) 代碼仿真模擬（前仿真）；(4) 設(shè)計綜合、優(yōu)化和布局布線；(5) 布局布線后的仿真模擬（后仿真）；(6) 設(shè)計的實現(xiàn)（下載到目標(biāo)器件）。VHDL的程序結(jié)構(gòu)特點是將一項工程設(shè)計，或稱設(shè)計實體（可以是一個元件，一個電路模塊或一個系統(tǒng)）分成外部（或稱可視部分及端口）和內(nèi)部（或稱不可視部分），既涉及實體的內(nèi)部功能和算法完成部分。 VHDL語言 　VHDL 的英文全名是 VeryHighSpeed Integrated Circuit Hardware Description Language，誕生于 1982 年。 EDA技術(shù) 　 EDA是電子設(shè)計自動化（Electronic Design Automation）的縮寫，在20世紀90年代初從計算機輔助設(shè)計（CAD）、計算機輔助制造（CAM）、計算機輔助測試（CAT）和計算機輔助工程（CAE）的概念發(fā)展而來的。具體體現(xiàn)在：，降低功耗。 可編程器件的前景及趨勢CPLD/FPGA的設(shè)計開發(fā)采用功能強大的EDA工具，設(shè)計成功的邏輯功能軟件有很好的兼容性和可移植性，開發(fā)周期短。2. 基于EDA的CPLD/FPGA應(yīng)用電子產(chǎn)品的高度集成數(shù)字化是必由之路，我國的電子設(shè)計技術(shù)現(xiàn)在又面臨一次新突破即CPLD/FPGA在EDA基礎(chǔ)上的廣泛應(yīng)用。 可編程邏輯器件的應(yīng)用可編程邏輯器件在電