計算機(jī)系統(tǒng)結(jié)構(gòu)期末復(fù)習(xí)-文庫吧資料
2025-06-13 22:16本頁面
【正文】 處于指令分析器和運(yùn)算控制器之間，使指令分析器和運(yùn)算器能夠各自獨(dú)立工作。D5的第一次請求沒有響應(yīng)，數(shù)據(jù)丟失。畫出通道分時為各臺設(shè)備服務(wù)的時間圖，并 計算處理完各設(shè)備的第一次請求的時刻。(2)如果這個字節(jié)多路通道的最大流量正好等于通道實(shí)際流量，并假設(shè)數(shù)據(jù)傳輸率高的設(shè)備，其優(yōu)先級也高。與選擇通道相比，數(shù)組多路通道的數(shù)據(jù)傳輸率和通道的硬件利用都很高，控制硬件的復(fù)雜度也高（****課后題****）①字節(jié)多路通道的數(shù)據(jù)傳送過程:一個字節(jié)多路通道連接 P臺設(shè)備，每臺設(shè)備都傳送n個字節(jié)②選擇通道的數(shù)據(jù)傳送過程：選擇通道連接 P 臺設(shè)備，每臺設(shè)備都傳送n個字節(jié)③數(shù)組多路通道的數(shù)據(jù)傳送過程:數(shù)組多路通道連接P 臺設(shè)備，每臺設(shè)備都傳送n個字節(jié)10. 通道流量分析：書P243 1. 一個字節(jié)多路通道連接DDDDD5共5臺 設(shè)備，這些設(shè)備分別每10us、30us、30us、50us和 75us發(fā)出一次數(shù)據(jù)傳送請求。每次為一臺高速設(shè)備傳送一個數(shù)據(jù)塊，并輪流為多臺外圍設(shè)備服務(wù)。有多個子通道，每個子通道連接一個控制器2. 選擇通道：為高速外圍設(shè)備服務(wù)。000為處理機(jī)本身的優(yōu)先級，001～100分別表示4個中斷源的中斷優(yōu)先級。在中斷源DDDD4的中斷向量中，程序員為它們設(shè)置的優(yōu)先級分別為4級、3級、2級、1級。通道處理機(jī)例題2：某處理機(jī)共有4個中斷源DDD3和D4，它們的硬件中斷優(yōu)先級從低到高分別為1級、2級、3級和4級。每個中斷源有四位中斷屏蔽碼，其中“0”表示開放中斷，“1”表示該中斷被屏蔽。 P231方法二：改變處理機(jī)優(yōu)先級 P232例：某處理機(jī)有4個中斷源，分別為DDDD4。必須用軟件實(shí)現(xiàn)的有：中斷服務(wù)和返回到中斷點(diǎn)。數(shù)據(jù)恢復(fù)的難易程度。安排中斷優(yōu)先順序由下列因素決定：中斷源的急迫性。中斷優(yōu)先級與中斷服務(wù)順序：要求：響應(yīng)速度快，靈活性好。中斷源分類組織的目的：在響應(yīng)中斷后能盡快找到中斷入口。中斷可以是硬件引起的，也可以是軟件引起的。中斷系統(tǒng)的復(fù)雜性實(shí)際上主要是由中斷源的多樣性引起的。基本收入輸出方式：；；（DMA）方式中斷：中斷系統(tǒng)需要硬件和軟件共同來實(shí)現(xiàn)。標(biāo)準(zhǔn)接口通過設(shè)備控制器與輸入輸出設(shè)備 連接。 異步性反映了設(shè)備相對于CPU的獨(dú)立性，采用自治控制的方法來解決。輸入輸出系統(tǒng)的特點(diǎn)集中反映在異步性，實(shí)時性，和與設(shè)備無關(guān)性三項基本要求上，它們對輸入輸出系統(tǒng)的組織產(chǎn)生決定性影響。第四章輸入輸出系統(tǒng)的特點(diǎn)輸入輸出系統(tǒng)是處理機(jī)與外界數(shù)據(jù)交換的通道。(2) 按寫分配法：在寫Cache不命中時，除了把所要寫的字寫入主存外，還把一個塊從主存讀入Cache。? (4) 硬件實(shí)現(xiàn)的代價，寫回法要比寫直達(dá)法好。? (2) 與主存的通信量，寫回法少于寫直達(dá)法。僅當(dāng)替換時， 才把修改過的Cache塊寫回到主存。? 造成Cache與主存的不一致的原因：? (1) 由于CPU寫Cache，沒有立即寫主存? (2) 由于IO處理機(jī)或IO設(shè)備寫主存Cache的更新算法(1) 寫直達(dá)法，又稱寫通過法，WT（Write‐through）： CPU在執(zhí)行寫操作時，把數(shù)據(jù)同時寫入Cache和主存。? 當(dāng)組數(shù)不太大時(512組以下)，命中率的降低相當(dāng)少；? 當(dāng)組數(shù)超過一定數(shù)量時，命中率的下降很快。Cache命中率與組數(shù)的關(guān)系? 組相聯(lián)映象中，分組的數(shù)目對命中率的影響很明顯。超過最佳值后命中率開始下降。? 隨著塊大小的增加，由于程序局部性，命中率增加。在CACHE容量比較小的時候，命中率提高得非?？?，隨著Cache容量的增加，命中率提高的速度逐漸降低。FIFO（先進(jìn)先出）算法不是堆棧型算法例題：一個虛擬存儲系統(tǒng)，采用最久沒有使用算法，實(shí)存共5頁，為2道程序分享，頁地址流分別如下P1= 1 2 3 4 1 3 2 1P2= 1 2 3 4 2 2 3 3試作2個實(shí)存分配方案，分別使2道程序滿足(1)命中率相同；(2)命中次數(shù)之和最大。堆棧型算法的基本特點(diǎn)是：隨著分配給程序的主 存頁面數(shù)增加，主存的命中率也提高，至少不會 下降。堆棧型替換算法的定義：（****課后題****）? 對任意一個程序的頁地址流作兩次主存頁面數(shù)分 配，分別分配m個主存頁面和n個主存頁面，并且有m≤n。(3) 頁面大小。主要目的：提高存儲器訪問速度 實(shí)現(xiàn)方法：用地址碼的低位部分區(qū)分存儲體號 低位交叉比高位交叉更常用無訪問沖突并行存儲器(2) 設(shè)置各種緩沖存儲器（第五章）(3) 采用存儲系統(tǒng)（本章下兩節(jié)）影響主存命中率的主要因素：(1) 程序在執(zhí)行過程中的頁地址流分布情況。，計算命中率和等效訪問周期；，命中率和等效訪問周期應(yīng)當(dāng)為多少？， 塊的大小至少要增加到幾個字？存儲器的頻帶平衡：計算機(jī)系統(tǒng)中各級存儲器的頻帶應(yīng)該達(dá)到平衡解決存儲器頻帶平衡方法(1) 多個存儲器并行工作（本節(jié)）并行訪問存儲器交叉訪問存儲器高位交叉訪問存儲器。例：Cache存儲系統(tǒng)中，Cache的訪問周期為10ns，主存儲器的訪問周期為60ns,每個數(shù)據(jù)在Cache中平均重復(fù)使用4次。方法是：當(dāng)不命中時，在數(shù)據(jù)從主存儲器中取出送往CPU的同時，把主存儲器相鄰幾個單元中的數(shù)據(jù)（稱為一個數(shù)據(jù)塊）都取出來送入CACHE。H越大越好，T2/T1越小越好，可這個值通常在10^5很難變小，所以主要通過提高命中率來提高訪問效率例：假設(shè)T2＝５T１，分別計算存儲系統(tǒng)的訪問效率。存儲系統(tǒng)的容量? 要求：存儲系統(tǒng)的容量等于M2存儲器的容量? 提供盡可能大的地址空間，且能夠隨機(jī)訪問? 方法有兩種：? 只對M2存儲器進(jìn)行編址，M1存儲器只在內(nèi)部編址 另外設(shè)計一個容量很大的邏輯地址空間存儲系統(tǒng)的速度速度用存儲器的讀出時間、訪問周期、頻帶寬度等表示。因此，整個存儲系統(tǒng)的單位容量價格C接近于比較便宜的M2存儲器的單位容量價格C2。 訪問的局部性原理是構(gòu)成層次化存儲系統(tǒng)的理論基礎(chǔ)。在一般計算機(jī)系統(tǒng)中，主要有兩種存儲系統(tǒng)：(1) Cache存儲系統(tǒng)：由Cache和主存儲器構(gòu)成主要目的：提高存儲器速度(2) 虛擬存儲系統(tǒng)：由主存儲器和磁盤存儲器構(gòu)成主要目的：擴(kuò)大存儲器容量磁盤存儲器主存儲器存儲器訪問的局部性原理實(shí)質(zhì)：根據(jù)程序運(yùn)行的最近情況，可以較為精確的預(yù)測出最近的將來將要訪問哪些指令和數(shù)據(jù)。第三章存儲系統(tǒng)：（或存儲體系、存儲層次）定義：兩個或兩個以上速度、容量和價格各不相同的存儲器用硬件、軟件、或軟件與硬件相結(jié)合的方法連接起來成為一個 系統(tǒng)。效果：可以減少大量的訪存操作。采用延遲轉(zhuǎn)移技術(shù)的兩個限制條件 (1)被移動指令在移動過程中所經(jīng)過的指令之間不能有數(shù)據(jù)相關(guān)(2)被移動的指令不破壞條件碼，至少不影響后面的指令使用條件碼 如果找不到符號條件的指令，必須在條件轉(zhuǎn)移指令后面插 入空操作 如果指令的執(zhí)行過程分為多個流水段，則要插入多條指令指令取消技術(shù)原因：采用指令延時技術(shù)，在許多情況下找不到可以用來 調(diào)整的指令 向后轉(zhuǎn)移（循環(huán)程序）實(shí)現(xiàn)方法：循環(huán)體的第一條指令經(jīng)調(diào)整后安排在兩個位 置，第一個位置是在循環(huán)體的前面，第二個位置安排在循 環(huán)體的后面，如果轉(zhuǎn)移成功，則執(zhí)行循環(huán)體后面的指令，然后返回到循 環(huán)體開始；否則，則取消循環(huán)體后面的指令，繼續(xù)執(zhí)行后 面的指令重疊寄存器窗口技術(shù)（Overlapping Register Window） 原因：RISC中，子程序比CISC中多，因傳送參數(shù)而訪存的信息量很大 美國加洲大學(xué)伯克利分校的F
教學(xué)教案相關(guān)推薦
鄂ICP備17016276號-1