電子技術(shù)課程設(shè)計(jì)報(bào)告-彩燈控制電路設(shè)計(jì)報(bào)告-文庫(kù)吧資料
2025-06-13 03:24本頁(yè)面
【正文】 得了如何通過(guò)設(shè)計(jì)的分析對(duì)所連電路的整體布局，如何更好的放置芯片在最合適的位置。四．心得體會(huì)、存在問(wèn)題和進(jìn)一步的改進(jìn)意見(jiàn)等1．在課程設(shè)計(jì)中運(yùn)用所學(xué)知識(shí)將其付諸實(shí)踐，這并不是在課后看書過(guò)程中的深入理解，這需要的是一種理論聯(lián)系實(shí)踐的能力。搭接工作完成后，做一次系統(tǒng)的檢查，如果各部分連線正確，方可接通電源，進(jìn)行調(diào)試。這是由于面包板本身的構(gòu)造等因素引起的。調(diào)試中如果發(fā)現(xiàn)實(shí)驗(yàn)現(xiàn)象與設(shè)計(jì)要求不符合，可從簡(jiǎn)單部分或某一個(gè)預(yù)知特性的點(diǎn)開(kāi)始，逐級(jí)進(jìn)行查找，逐步縮小故障可能存在的范圍，直到查出故障點(diǎn)并排除，使之達(dá)到預(yù)定的目的。紅綠燈不亮，極有可能正負(fù)極接反，調(diào)整過(guò)來(lái)。這時(shí)可用萬(wàn)用表測(cè)量各個(gè)接頭的電壓來(lái)判斷是否是接觸不好。電路連接正確. 在實(shí)際連電路時(shí)，會(huì)出現(xiàn)接觸不好等情況。 在用Multisim仿真完成后，根據(jù)設(shè)計(jì)的原理圖（如上），搭建電路，在搭建電路的過(guò)程中主要遇到問(wèn)題包括以下三大類：首先也是最容易出錯(cuò)的地方，就是對(duì)芯片的拐角認(rèn)識(shí)程度還不夠深，連線過(guò)程中可能由于線路復(fù)雜而導(dǎo)致搭線錯(cuò)誤；其次是硬件問(wèn)題，由于器件有限，短路線規(guī)格不統(tǒng)一，我在這次試驗(yàn)后半程中發(fā)現(xiàn)后面的導(dǎo)線插頭明顯比前面的細(xì)，因此在后面調(diào)試的過(guò)程中，出現(xiàn)了線路搭建不緊密，信號(hào)不穩(wěn)，進(jìn)而導(dǎo)致觀察結(jié)果不準(zhǔn)確，但很僥幸的是，我在把導(dǎo)線搭回去的時(shí)候發(fā)現(xiàn)交通燈正常工作了，并且同仿真的效果一致，但自己很清楚這一點(diǎn)，在搭建數(shù)字電路時(shí)，電路的連接一旦松懈，或端口不穩(wěn)定，一般情況下很難正常工作，并且電路的檢測(cè)也是一個(gè)復(fù)雜又難熬的工作，尤其對(duì)信號(hào)檢測(cè)尤為困難； 最后就是161與138計(jì)數(shù)器不能正常工作，可能的原因又分為倆大類：其一，連線錯(cuò)誤，值得注意的是，對(duì)于161芯片的清零端，置數(shù)端，以及倆個(gè)使能端的解法尤其容易出錯(cuò)，并且在連接電路的同時(shí)如果布線不理想，會(huì)使電路表面上看起來(lái)相當(dāng)復(fù)雜，VCC 與GND 的位置也極容易弄混，這就大大的增加了連線錯(cuò)誤的幾率；其二，就是芯片本身壞了，但是這種情況一般情況下不容易出錯(cuò)，因?yàn)槲覀儗?shí)習(xí)所用的芯片全是新的，即便是芯片的緣故，換一個(gè)芯片便可以解決問(wèn)題。5) 發(fā)光二極管3．電路的安裝與調(diào)試 借助專業(yè)的高級(jí) SPICE 分析和虛擬儀器， 您能在設(shè) 計(jì)流程中提早對(duì)電路設(shè)計(jì)進(jìn)行的迅速驗(yàn)證，從而縮短建模循環(huán)。 NI Multisim 軟件結(jié)合了直觀的捕捉和功能強(qiáng)大的仿真，能夠快速、輕松、高效地對(duì)電 路進(jìn)行設(shè)計(jì)和驗(yàn)證。還有很重要的一點(diǎn)就是：計(jì)算機(jī)仿真與虛擬儀器對(duì)教員的教學(xué)也是一個(gè)很好的提高和促進(jìn)。真正的做到了變被動(dòng)學(xué)習(xí)為主動(dòng)學(xué)習(xí)。并且可以用虛擬儀器技術(shù)創(chuàng)造出真正屬于自己的儀表。而且 Multisim 9 計(jì)算機(jī)仿真與虛擬儀器技術(shù)（LABVIEW 8） （也是美 國(guó) NI 公司的）可以很好的解決理論教學(xué)與實(shí)際動(dòng)手實(shí)驗(yàn)相脫節(jié)的這一老大難問(wèn)題。EDA 已經(jīng)成為集成電路、印制電路板、電子整機(jī)系 統(tǒng)設(shè)計(jì)的主要技術(shù)手段。一臺(tái)電子產(chǎn)品的設(shè)計(jì)過(guò)程，從 概念的確立，到包括電路原理、PCB 版圖、單片機(jī)程序、機(jī)內(nèi)結(jié)構(gòu)、FPGA 的構(gòu)建及仿真、 外觀界面、熱穩(wěn)定分析、電磁兼容分析在內(nèi)的物理級(jí)設(shè)計(jì)，再到 PCB 鉆孔圖、自動(dòng)貼片、 焊膏漏印、元器件清單、總裝配圖等生產(chǎn)所需資料等等全部在計(jì)算機(jī)上完成。 EDA 就是“Electronic Design Automation”的縮寫技術(shù)已經(jīng)在電子設(shè)計(jì)領(lǐng)域得到廣泛應(yīng) 用。例如當(dāng)＝101時(shí)，門的輸入端除了接至輸出端的一個(gè)以外全是高電平，因此的數(shù)據(jù)以反碼的形式從輸出，而不會(huì)被送到其他任何一個(gè)輸出端上。“數(shù)據(jù)”輸入端（在同一個(gè)時(shí)間），而將作為“地址”輸入端，那么從送來(lái)的數(shù)據(jù)只能通過(guò)所指定的一根輸出線送出去。這三個(gè)控制端也叫做“片選”輸入端，利用片選的作用可以將多篇連接起來(lái)以擴(kuò)展譯碼器的功能。當(dāng)、時(shí)，輸出為高電平（S＝1），譯碼器處于工作狀態(tài)。當(dāng)附加控制門的輸出為高電平（S＝1）時(shí)，可由邏輯圖寫出74ls138邏輯圖由上式可以看出，在同一個(gè)時(shí)間又是這三個(gè)變量的全部最小項(xiàng)的譯碼輸出，所以也把這種譯碼器叫做最小項(xiàng)譯碼器。 若將選通端中的一個(gè)作為數(shù)據(jù)輸入端時(shí)，74LS138還可作數(shù)據(jù)分配器用與非門組成的3線8線譯碼器74LS13874ls138譯碼器內(nèi)部電路3線
公司管理相關(guān)推薦
鄂ICP備17016276號(hào)-1