【正文】 邏輯功能、實現(xiàn)該功能的算法、選用的電路結(jié)構(gòu)以及其他各種約束條件 等。它們均支持不同層次的描述，使得 復(fù)雜 IC的描述規(guī)范化，便于傳遞、交流、保存與修改，并可建立獨立的工藝設(shè)計文檔，便于設(shè)計重用 ； 9 （ 3）開放式的設(shè)計環(huán)境（各廠家均適合）； （ 4） 自頂向下的算法； （ 5）豐富的元器件模塊庫； （ 6）具有較好的人機對話界面與標(biāo)準(zhǔn)的 CAM接口； （ 7）建立并行設(shè)計工程框架結(jié)構(gòu)的集成化設(shè)計環(huán)境，以適應(yīng)當(dāng)今 ASIC的特點：規(guī)模大而復(fù)雜，數(shù)字與模擬電路并存，硬件與軟件并存，產(chǎn)品上市更新快。 6 狹義的 EDA技術(shù) ，就是以大規(guī)?？删幊踢壿嬈骷樵O(shè)計載體，以硬件描述語言為系統(tǒng)邏輯描述的主要表達方式，以計算機、大規(guī)?？删幊踢壿嬈骷拈_發(fā)軟件及實驗開發(fā)系統(tǒng)為設(shè)計開發(fā)工具的 EDA技術(shù)。 4 5 廣義的 EDA技術(shù) ，除了狹義的 EDA技術(shù)外，還包括計算機輔助分析 CAA技術(shù) (如PSPICE， EWB， MATLAB等 )，印刷電路板計算機輔助設(shè)計 PCBCAD技術(shù) (如PROTEL， ORCAD等 )。1 CPLD/FPGA可編程 邏輯器件 主講：王宗省 2 主要術(shù)語 1 CPLD/FPGA與傳統(tǒng)設(shè)計方法比較 2 發(fā)展歷程 3 主要學(xué)習(xí)方法 4 CPLD/FPGA知識概述 主要術(shù)語： EDA： 電子設(shè)計自動化 Electronic design automation PLD： 可編程邏輯器件 Programmable logical device CPLD： 復(fù)雜可編程邏輯器件 plex programmable logical device FPGA： 現(xiàn)場可編程