【正文】 2(void) //寫(xiě)入1302的初始值子程序,如果使用備用電池，該子程序可以不用。 //將時(shí)鐘電平置于已知狀態(tài) RST=0。 //寫(xiě)入命令字，Cmd是命令字，用于設(shè)置讀取的數(shù)據(jù)地址，和數(shù)據(jù)類(lèi)型 dat=Read1302()。 //確保寫(xiě)數(shù)居前SCLK被拉低 RST=1。 RST=0。 //稍微等待 } return dat。 //稍微等待 SCLK=0。 //將1取出，寫(xiě)在dat的最高位 SCLK=1。i++) //連續(xù)讀8個(gè)二進(jìn)制位數(shù)據(jù) { dat=1。 //稍微等待，使硬件做好準(zhǔn)備 for(i=0。 //禁止數(shù)據(jù)傳遞 }uchar Read1302(void) // 從1302的DATA線讀取數(shù)據(jù),并返回讀取的數(shù)據(jù)值 { uchar i,dat。 //寫(xiě)數(shù)據(jù) SCLK=1。 //稍微等待，使硬件做好準(zhǔn)備 Write1302(Cmd)。 //確保寫(xiě)數(shù)居前SCLK被拉低 RST=1。 { RST=0。 //重新拉低SCLK，形成脈沖 dat=1。 //上升沿寫(xiě)入數(shù)據(jù) delay1(2)。 //取出dat的第0位數(shù)據(jù)寫(xiě)入1302 delay(2)。i++) //連續(xù)寫(xiě)8個(gè)二進(jìn)制位數(shù)據(jù) { DATA=datamp。 //稍微等待，使硬件做好準(zhǔn)備 for(i=0。 SCLK=0。 SEG5=1。 SEG5=0。 SEG4=1。 SEG4=0。 out_simuseri(dis_code[l_tmpdisplay[4]]amp。 delay(2)。 out_simuseri(dis_code[l_tmpdisplay[3]])。 delay(2)。0xf7)。 SEG1=1。 SEG1=0。 SEG0=1。 SEG0=0。 } while(i!=0)。 simuseri_CLK=1。 do { simuseri_CLK=0。 i=8。z)。}void delay1(uint z)//長(zhǎng)延時(shí){ for(。y0。x0。 //1302的時(shí)鐘線void delay(uint z) //短延時(shí){ uint x,y。 //時(shí)鐘1302數(shù)據(jù)接口sbit RST=P0^3。 uchar ReadValue。unsigned char l_tmpdisplay[8]。 39。 //共陰數(shù)碼管 09 39。unsigned char a=0,flag=0,flag2=0。//分加sbit hr=P1^3。//秒加amp。sbit ss=P1^0。 sbit SEG0=P0^7。 sbit SEG2=P2^6。 sbit SEG4=P0^1。 //用P2^5模擬串口時(shí)鐘sbit simuseri_DATA=P2^4。由于本人水平有限，在技術(shù)指標(biāo)和論文寫(xiě)作中可能存在一些缺陷，懇請(qǐng)各位老師批評(píng)指教。實(shí)習(xí)的結(jié)果是我們不再是約束在理論上，而是鍛煉了我們的動(dòng)手能力和分析、解決問(wèn)題的能力，積累經(jīng)驗(yàn)，培養(yǎng)按部就班，一絲不茍的工作和對(duì)所學(xué)知識(shí)的綜合應(yīng)用能力，了解了很多課本上學(xué)不到的知識(shí)，設(shè)計(jì)中有好多問(wèn)題都是因?yàn)槔碚撝R(shí)不扎實(shí)，概念的模糊,使我們明白要把所學(xué)到的理論轉(zhuǎn)化為實(shí)踐需要一段努力學(xué)習(xí)的過(guò)程；在做一個(gè)設(shè)計(jì)的過(guò)程中，一定要注意理論和實(shí)踐同步進(jìn)行，光有理論知識(shí)還是遠(yuǎn)遠(yuǎn)不夠的，要用實(shí)踐去檢驗(yàn)理論，用理論指導(dǎo)實(shí)踐。與傳統(tǒng)的電路相比，具有方便操作、處理速度快、穩(wěn)定性高、性價(jià)比高的優(yōu)點(diǎn)，具有一定的使用價(jià)值。用單片機(jī)進(jìn)行數(shù)據(jù)控制、處理，送到顯示器顯示，硬件結(jié)構(gòu)簡(jiǎn)單，所用元件較少，大大降低了制作成本。一般情況下，這樣一個(gè)應(yīng)用系統(tǒng)就算研制成功。（3）綜合調(diào)試綜合調(diào)試一般采用全速斷點(diǎn)運(yùn)行方式，這個(gè)階段的主要工作是排除系統(tǒng)中遺留的錯(cuò)誤以便提高系統(tǒng)的動(dòng)態(tài)性能和精度。調(diào)試時(shí)，用仿真器的寫(xiě)命令，將數(shù)據(jù)寫(xiě)入計(jì)算程序的參數(shù)緩沖單元，然后從計(jì)算程序開(kāi)始運(yùn)行到結(jié)束，運(yùn)行的結(jié)果和正確數(shù)據(jù)比較，如果對(duì)有的測(cè)試數(shù)據(jù)進(jìn)行測(cè)試，都沒(méi)有發(fā)生錯(cuò)誤，則該計(jì)算程序調(diào)試成功；如果發(fā)現(xiàn)結(jié)果不正確，改用單步運(yùn)行方式，即可檢查出錯(cuò)誤所在。 軟件調(diào)試方法軟件調(diào)試所使用的方法有：計(jì)算程序的調(diào)試方法、I/O處理程序的調(diào)試法、綜合調(diào)試法等。通過(guò)對(duì)錯(cuò)誤程序的修改使其實(shí)現(xiàn)預(yù)期的功能。5．2 軟件調(diào)試 軟件電路故障設(shè)計(jì)軟件部分可能出現(xiàn)這種錯(cuò)誤的現(xiàn)象：（1）當(dāng)以斷點(diǎn)或連續(xù)方式運(yùn)行時(shí)，目標(biāo)系統(tǒng)沒(méi)有按規(guī)定的功能進(jìn)行操作或什么結(jié)果也沒(méi)有，這是由于程序轉(zhuǎn)移到意外之處或在某處死循環(huán)所造成的。第二步是加電后檢查各個(gè)插件上引腳的電位，仔細(xì)測(cè)量各點(diǎn)電位是否正常，尤其應(yīng)注意單片機(jī)插座上的各點(diǎn)電位，若出現(xiàn)較高電壓值，聯(lián)機(jī)時(shí)將會(huì)損壞仿真器。當(dāng)所有部分在該電源作用下都能正常工作，就選用該電源。（2）元器件損壞解決方法：在設(shè)計(jì)過(guò)程中要明確各元器件的工作條件，嚴(yán)格按照元器件正常工況下進(jìn)行操作，損壞的元器件要及時(shí)更換，以免損壞其他元件或影響電路功能的實(shí)現(xiàn)。5 調(diào)試過(guò)程5．1 硬件調(diào)試單片機(jī)應(yīng)用系統(tǒng)的硬件和軟件調(diào)試是交叉相互進(jìn)行的，但通常是先排除樣機(jī)中明顯的硬件故障，尤其是電源故障，才能安全地和仿真器相連，進(jìn)行綜合調(diào)試。完成設(shè)計(jì)任務(wù)的要求1：顯示年月日、時(shí)分秒。接著，主要是程序的調(diào)試。電路設(shè)計(jì)使用proteus仿真軟件進(jìn)行仿真調(diào)試，在Altium Designer上設(shè)計(jì)原理圖并繪制PCB圖。 數(shù)碼管與74LS164驅(qū)動(dòng)電路 4 主要參數(shù)計(jì)算與分析4．1 計(jì)算與分析本設(shè)計(jì)完成了設(shè)計(jì)任務(wù)的所有要求。內(nèi)部的三個(gè)數(shù)碼管共用a~dp這8根數(shù)據(jù)線，共有12個(gè)引腳，引腳排列依然是從左下角的那個(gè)腳（1腳）開(kāi)始，以逆時(shí)針?lè)较蛞来螢?~12腳。SCLK始終是輸入端。RST是復(fù)位/片選線，通過(guò)把RST輸入驅(qū)動(dòng)置高電平來(lái)啟動(dòng)所有的數(shù)據(jù)傳送。當(dāng)Vcc2小于Vcc1時(shí)，DS1302由Vcc1供電。DS1302由Vcc1或Vcc2兩者中的較大者供電。 主控制系統(tǒng) 時(shí)鐘電路模塊的設(shè)計(jì)如圖所示DS1302的引腳排列，其中Vcc1為后備電源，Vcc2為主電源。輸出端26單片機(jī)課程設(shè)計(jì)說(shuō)明書(shū)3 硬件電路設(shè)計(jì)3．1 電路設(shè)計(jì)框圖LED數(shù)碼管顯示電路電源驅(qū)動(dòng)電路DS1302時(shí)鐘控制電路STC89C52RC單片機(jī)主控電路手動(dòng)鍵盤(pán)控制電路 電路設(shè)計(jì)框圖3．2 主要單元電路設(shè)計(jì)單元電路的設(shè)計(jì)包括主控制系統(tǒng)、時(shí)鐘電路模塊、顯示模塊、復(fù)位電路和穩(wěn)壓電路的設(shè)計(jì)。：串行數(shù)據(jù)輸入端CLEAR：CLOCK當(dāng)A、B有一個(gè)為高電平，則另一個(gè)就允許輸入數(shù)據(jù)，并在CLOCK上升沿作用下決定Q0的狀態(tài)。當(dāng)當(dāng)清除端（CLEAR）為低電平時(shí)，輸出端（QA－QH）均為低電平。54/74LS164874LS164第三部分是供電:15腳GND、16腳VCC（+5v）。8腳（R2IN）、9腳（R2OUT）、10腳（T2IN）、7腳（T2OUT）為第二數(shù)據(jù)通道。由11114腳構(gòu)成兩個(gè)數(shù)據(jù)通道。功能是產(chǎn)生+12v和12v兩個(gè)電源，提供給RS232串口電平的需要。SCLK為時(shí)鐘輸入端。只有在SCLK為低電平時(shí)，才能將RST置為高電平。如果在傳送過(guò)程中RST置為低電平，則會(huì)終止此次數(shù)據(jù)傳送，I/O引腳變?yōu)楦咦钁B(tài)。RST輸入有兩種功能：首先，RST接通控制邏輯，允許地址/命令序列送入移位寄存器；其次，RST提供終止單字節(jié)或多字節(jié)數(shù)據(jù)傳