【正文】 1 判斷信號為01時為30進THEN CQ3=0001。039。139。CQ4=0000。 PAN=PANDUAN。 CQ4=CQ4+1。039。 THEN 上升沿 CQ3=CQ3+1。EVENT AND CLK=39。 SIGNAL PAN:STD_LOGIC_VECTOR(1 DOWNTO 0)。END。 CQ2 :OUT STD_LOGIC_VECTOR (3 DOWNTO 0)。兩位判斷輸入信號 CLK :IN STD_LOGIC。USE 。源程序：LIBRARY IEEE。仿真結果： 圖7 24進制計數(shù)器仿真圖如上圖所示當2計滿24時，2都歸零同時有一個進位輸出脈沖，完成了六十進制計數(shù)器的功能，設計正確。Q2=Q22。 END PROCESS。 END IF。 ELSE COUT=39。COUT=39。 IF Q22=2 AND Q11=3 THEN Q22=0000。 Q22=Q22+1。039。 THEN Q11=Q11+1。EVENT AND CLK=39。ARCHITECTURE ONE OF CNT24 IS SIGNAL Q11,Q22:STD_LOGIC_VECTOR(3 DOWNTO 0)。 COUT:OUT STD_LOGIC)。ENTITY CNT24 IS PORT(CLK:IN STD_LOGIC。USE 。時模塊為24進制計數(shù)器。END。 Q1=Q11。 END IF。039。139。Q11=0000。 END IF。)。 IF Q11=9 THEN Q11=(OTHERS=39。139。BEGIN PROCESS(CLK) BEGIN IF CLK39。END CNT60。 Q1,Q2:OUT STD_LOGIC_VECTOR(3 DOWNTO 0)。USE 。實驗結果秒與分模塊為六十進制的計數(shù)器源程序：LIBRARY IEEE。如果此時按一下按鍵1，那么萬年歷停止計時，工作于模式1，再通過按鍵2對分進行校時，通過同樣的方法可以對時、日、月、年進行校時。低位計滿歸零并且向高位進1，如果月份是二月，則天計滿29就向月進1。 K3鍵是顯示模式的選擇，顯示時分秒時，LEDSHUCHUMOSHI指示燈亮，顯示年月日時，LEDSHUCHUMOSHI指示燈滅。LED燈起指示作用。萬年歷時分秒部分的原理圖如下圖所示，年月日部分與之同理，通過控制可以進行切換。再按照由基礎功能到增強功能的設計思路，要實現(xiàn)校時功能，要在之前電路的基礎之上增加一個校時控制模塊，增加兩個按鍵來實現(xiàn)控制，按鍵1來選擇校對哪一個模塊，按鍵2選擇校對到何值——檢測到按鍵2的一個上升沿，對應的計數(shù)器加1。同時每個計數(shù)器都有顯示輸出端和進位輸出端，同時低級別（如秒）的進位輸出要給較高級別（如分）的時鐘輸入端，以此類推，采用串行工作方式進行連接。5）書寫實驗報告應結構合理，層次分明。3）寫出各功能模塊的源程序。 年/時 月/分 日/秒 圖2萬年歷顯示格式1）分析系統(tǒng)的工作原理。多功能時鐘的各功能模塊及相互之間的連接如下圖1所示 圖1多功能時鐘系統(tǒng)原理框圖 年、月、日和時、分、秒的顯示格式如圖2所示。5）完成電路設計后，用實驗系統(tǒng)下載驗證設計的正確性。3）用層次化設計方法設計該電路，編寫各個功能模塊的程序。 實驗內容與要求設計具有如下功能的萬年歷：1）能進行正常的年、月、日和時、分、秒的日期和時間計時功能，按鍵KEY1用來進行模式切換，當KEY1=1時，顯示年、月、日；當KEY1=0時，顯示時、分、 秒。 分析、解決問題通過本實驗設計，理論聯(lián)系實際，鞏固所學理論知識，并且提高自己通過所學理論分析、解決實際問題的能力。 模塊化設計掌握年、月、日、時、分、秒以及控制部分的各功能模塊程序設計的原理，進而理解萬年歷的設計原理，學習并理解模塊化設計的方法與思想。 QuartusII的使用 通過實驗，熟悉并掌握QuartusII軟件的使用，熟悉該軟件工具的環(huán)境。然后用綜合優(yōu)化工具生成具體門電路的網表。它的主要特征及核心是“自頂向下”的設計方法，這種設計方法首先從系統(tǒng)設計入手，在頂層進行功能方框圖的劃分和結構設計。本系統(tǒng)能夠完成年、月、日和時、分、秒的分別顯示，由按鍵輸入進行萬年歷的校時功能。 系統(tǒng)目標芯片采用EP1K30TC1443，由時鐘模塊、控制模塊、計時模塊、數(shù)據(jù)譯碼模塊、顯示模塊組成?；赩HDL萬年歷設計《EDA技術實用教程》基 于 VHDL 的 萬 年 歷 設 計（ＥＤＡ實驗報告） 學 校： 蘇州大學 院 部： 電子信息學院 年 級： 2010級 專 業(yè)： 通信工程 姓 名： 王國盛 2012年12月28日前言本設計為實現(xiàn)一個多功能的萬年歷，具有年、月、日、時、分、秒計時并顯示的功能，顧名思義，其滿量程計時為一萬年；具有校對功能，能夠對初始的時間進行人為的設定。本設計采用EDA技術，以硬件描述語言VHDL為系統(tǒng)邏輯描述手段設計具有萬年歷功能的硬件電路，在QuartusII軟件設計環(huán)境下，采用自頂向下的設計思路，分別對各個基礎模塊進行創(chuàng)建，通過各個基礎模塊的組合和連接來構建上層原理圖，完成基于VHDL萬年歷設計。經編譯和仿真所設計的程序，在可編程邏輯器件上下載驗證，將硬件編寫程序下載到試驗箱上，選擇模式3進行功能驗證。 目錄1 實驗概述 4 EDA技術 4 QuartusII的使用 4 模塊化設計 4 分析、解決問題 42 實驗內容與要求 5 5 5 63 實驗原理 7 7 8 94 實驗結果 10 10 10 11（天）模塊 12 15 17 19 21 23 25 25 26 295 實驗小結 30參考文獻 311 、實驗概述 EDA技術EDA（Electronic Design Automation），即電子設計自動化，是指利用計算機完成電子系統(tǒng)的設計。在方框圖一級進行仿真、糾錯，并用硬件描述語言對高層次的系統(tǒng)行為進行描述，在系統(tǒng)一級進行驗證。由于設計的主要仿真和調試過程是在高層次上完成的，這不僅有利于早期發(fā)現(xiàn)結構設計上的錯誤，避免設計工作的浪費，而且也減少了邏輯功能仿真的工作量，提高了設計的一次成功率。除了學習利用VHDL語言編寫程序實現(xiàn)硬件電路以外，還要熟練的使用原理圖輸入的方法進行硬件設計，具體是對每個模塊形成一個功能元件，通過元件的連接來實現(xiàn)系統(tǒng)的功能，而不是通過VHDL語言的元件例化程序來完成，不僅提高了效率，而且思想原理也更加的清晰。用VHDL語言編寫各模塊程序，進一步了解和掌握各個程序語言，知道編程中的注意事項，提高編程的熟練程度。進一步加深對VH