【正文】 agreement, you should make sure you39。t charge you more than 35% of your pensation Further help.If you are being represented by a solicitor at the tribunal, they may ask you to sign an agreement where you pay their fee out of your pensation if you win the case. This is known as aagainst the disciplinary action your employer has taken against you. However, if you win your case, the tribunal may reduce any pensation awarded to you as a result of your failure to appeal.Remember that in most cases you must make an application to an employment tribunal within three months of the date when the event you are plaining about happened. If your application is received after this time limit, the tribunal will not usually accept it.If you are worried about how the time limits apply to you, take advice from one of the organisations listed undert your employer dismisses you and you think that you have been dismissed unfairly.For more information about dismissal and unfair dismissal, see you don39。2006清華大學出版社TP312VH/27/377302116520VHDL程序設計教程邢建平曾繁泰2000人民郵電出版社TP312VH/35790062502XVHDL 語言100 例詳解北京理工大學ASIC研究所2000781065TN702/6237118033529VHDL 電路設計技術王道憲賀名臣劉偉2010清華大學出版社參考書目1QN=Q2。end process。 end if。)then Q1=not Q1。 and k=39。 elsif(j=39。Q2=39。)then Q1=39。 and k=39。 elsif(j=39。Q2=39。)then Q1=39。 and k=39。 elsif(j=39。)then Q1=Q1。 and k=39。)then if(j=39。event and clk=39。139。039。039。039。139。039。architecture behave of jk issignal Q1,Q2:std_logic。 Q,QN:out std_logic)。 reset,clr: in std_logic。use 。：library ieee。end process。 end case。 when others=y=39。 when 1111=y=a(15)。 when 1110=y=a(14)。 when 1101=y=a(13)。 when 1100=y=a(12)。 when 1011=y=a(11)。 when 1010=y=a(10)。 when 1001=y=a(9)。 when 1000=y=a(8)。 when 0111=y=a(7)。 when 0110=y=a(6)。 when 0101=y=a(5)。 when 0100=y=a(4)。 when 0011=y=a(3)。 when 0010=y=a(2)。 when 0001=y=a(1)。 when 0000=y=a(0)。 then if ena=39。******************************************architecture one of lesson8 isbeginprocess(ena,sw) y: out std_logic)。 sw: in std_logic_vector(3 downto 0)。use 。五、附錄：library ieee。我想自己在計算機方面的知識還遠遠不夠，在今后的學習和生活中我會更加努力的不斷學習吸取新的知識，注重知識和實踐的結合。這是一次有意義實驗。本次實驗老師都是要求獨立完成。在設計的過程中發(fā)現(xiàn)了自己的不足之處，對以前所學過的知識理解得不夠深刻，掌握得不夠牢固。課程設計結束了，但是從中學到的知識會讓我受益終身。在完成JK觸發(fā)器的課設時，我只要參看書本上的JK觸發(fā)器的設計思路完成源代碼的編寫即可，然后就是上機測試編寫的程序，結果在測試時，出現(xiàn)了錯誤，但是在老師和同學的幫助下，我終于解決了它，然后編譯、仿真。由JK觸發(fā)器可以構成D觸發(fā)器和T觸發(fā)器。JK觸發(fā)器具有置0、置保持和翻轉功能，在各類集成觸發(fā)器中，JK觸發(fā)器的功能最為齊全。課設讓我們認識到所學本科知識的真正實用性，只是這門課開始研究的第一步。課設注重的不僅是把理論知識鞏固，而且應把理論和實際相結合，把知識應用到生活中。通過編程、下載后，該芯片已經(jīng)具備了原來需要使用復雜的數(shù)字電路實現(xiàn)的功能；更加了解和加深了對編制和調(diào)試程序的技巧，進一步提高了上機動手能力，培養(yǎng)了使用設計綜合電路的能力，養(yǎng)成了提供文檔資料的習慣和規(guī)范編程的思想。在這一周里我們再次熟悉和增強了對VHDL語言的基本知識，熟悉利用VHDL語言對常用的的組合邏輯電路和時序邏輯電路編程，把編程和實際結合起來。16選1選擇器的設計已全部完成，能夠完成預期的功能，在本課題的設計中體現(xiàn)了VHDL覆蓋面廣，描述能力強，是一個多層次的硬件描述語言及PLD器件速度快，使用方便，便于修改等特點。數(shù)據(jù)選擇器(MUX)的邏輯功能是在控制輸入端加上適當?shù)男盘?，既可從多個輸入數(shù)據(jù)源中講所需的數(shù)據(jù)信號選擇出來，送到輸出端。它有若干個數(shù)據(jù)輸入端D0、D....，若干個控制輸入端A0、A1，......和一個輸出端Y0。課程設計報告課程名稱 數(shù)字邏輯課程設計 課題 任務一 16選1選擇器設計 課題 任務二 JK觸發(fā)器的設計 專 業(yè) 網(wǎng)絡工程 班 級 11