【正文】 //看門狗 喂狗 引腳 uchar code TABLE[]={0x3f,0x06,0x5b,0x4f,0x66,0x6d,0x7d,0x07,0x7f,0x6f}。 //sbit SEC_7=SEC^7。 sbit P3_6=P3^6。 sbit P2_7=P2^7。 sbit P2_5=P2^5。 sbit P2_3=P2^3。 sbit P2_1=P2^1。 //DS1302數(shù)據(jù)輸入輸出引腳 sbit TIMERRST=P1^2。 } 附錄四：軟件設(shè)計(jì)總程序： include include define uchar unsigned char //引腳定義 sbit TIMERCLK=P1^0。 TIMERCLK=0。 } TIMERRST=0。 TIMERCLK=0。 TIMERCLK=1。 ds1302datHbit=TIMERIO。i7。 } TIMERIO=1。 TIMERCLK=1。 TIMERIO=ds1302adrBit。i8。 DS1302adr=DS1302Adr。 TIMERRST=1。 TIMERCLK=0。 TIMERRST=0。 } TIMERRST=0。 TIMERCLK=1。 TIMERIO=CY。 TIMERCLK=0。i8。 DS1302adr=DS1302adr1。 delay(2)。 CY=ds1302adrBit。i++) { CY=0。 for(i=0。 DS1302adr=dsRamAdr。 TIMERRST=1。 TIMERCLK=0。從設(shè)計(jì)的選題，相關(guān)資料的查尋，到論文的撰寫這一整個(gè)過 程中，暢老師以其廣博的知識(shí)、豐富的經(jīng)驗(yàn) 、清晰的思路，自始至終給我以指導(dǎo)，使我能夠順利完成設(shè)計(jì)，他嚴(yán)謹(jǐn)?shù)闹螌W(xué)態(tài)度，精益求精的工作作風(fēng)和孜孜不倦的求學(xué)精神令我受益匪淺。但是，由于 DS1302易受環(huán)境影響，會(huì)使該電路出現(xiàn)時(shí)鐘精度不高、時(shí)鐘混亂 [5]等問題，還有待繼續(xù)研究和改進(jìn)。該電路使用簡(jiǎn)單的三線接口，為單片機(jī)節(jié)省大量的接口資源，時(shí) 鐘芯片 DS1302帶有后備電池，具備 對(duì)后背電源進(jìn)行涓細(xì)電流充電的能力 ，保證電路 斷電后仍保存時(shí)間和數(shù)據(jù)信息 ，這些優(yōu)點(diǎn)解決了目前常用實(shí)時(shí)時(shí)鐘占用單片機(jī)資源多以及計(jì)時(shí)不可靠等缺點(diǎn)。兩個(gè)子程序及總程序見附錄二、三、四。在 SCLK的上升沿， I/O線上的數(shù)據(jù)被送入 DS1302；在 SCLK的下降沿， DS1302輸出數(shù)據(jù)在 I/O線上。 RST 被設(shè)置為高電平就啟動(dòng)了一個(gè)數(shù)據(jù)傳送的過程。該設(shè)計(jì)的電源部分如圖 11所示： 圖 11 電源電路圖 基于 DS1302 數(shù)字時(shí)鐘電路的設(shè)計(jì) 13 軟件實(shí)現(xiàn) 單片機(jī) AT89S51對(duì)時(shí)鐘芯片 DS1302的控制需要通過程序驅(qū)動(dòng)來實(shí)現(xiàn)，程序主要完成兩個(gè)方面的任務(wù)：①利用單片機(jī)實(shí)現(xiàn)對(duì) DS1302寄 存器的地址定義和控制字的寫入，②實(shí)現(xiàn)對(duì)DS1302的數(shù)據(jù)讀取。單片機(jī) AT89S51的工作電壓范圍相對(duì)較窄，為 ～ ，所以本設(shè)計(jì)中，給電路接入 三端穩(wěn)壓器 7805，利用它的穩(wěn)壓功能給電路提供穩(wěn)定的 +5V電壓，使電路的工作保持很高的可靠性。二者原理不同但功能相同。DS1302接標(biāo)準(zhǔn) 英晶振。此外，單片機(jī) 外圍需要接入 3 個(gè)開關(guān)，用來調(diào)整時(shí)鐘。 AT89S51需要接入一個(gè)普通 12MHz 晶振，為其提供穩(wěn)定的時(shí)鐘脈沖。 該設(shè)計(jì)采用含有二極管的復(fù)位電路， 復(fù)位電路可以有效的解決電源毛刺和電源緩慢下降（電池電壓不足）等引起的問題，在電源電壓瞬間下降時(shí)可以使電容迅速放電，一定寬度的電源毛刺也可 令系統(tǒng)可靠復(fù)位。單片機(jī)外圍需要一個(gè)復(fù)位電路，復(fù)位電路的功能是：系統(tǒng)上電時(shí)提供復(fù)位信號(hào)，直至系統(tǒng)電源穩(wěn)定后，撤消復(fù)位信號(hào)。設(shè)計(jì)總電路圖見附錄一。各部分之間相互協(xié)作，構(gòu)成一個(gè)統(tǒng)一的有機(jī)整體，實(shí)現(xiàn)數(shù)字時(shí)鐘的功能。所以選用第二種設(shè)計(jì)方案。該電路不但能準(zhǔn)確地計(jì)時(shí)、附加其它功能，而且，其三線接口可以節(jié)省接口資源，在斷電后不丟失時(shí)間和數(shù)據(jù)信息。 方案二：使用串行接口時(shí)鐘芯片 DS1302設(shè)計(jì)時(shí)鐘電路。該電路能夠準(zhǔn)確計(jì)時(shí)，還附加許多其它功 能， 在掉電時(shí)能保存用戶設(shè)置參數(shù)和故障狀態(tài)參數(shù)等重要參數(shù)。 3 方案設(shè)計(jì)與論證 基于 DS1302 數(shù)字時(shí)鐘電路的設(shè)計(jì) 9 方案一：使用并行接口時(shí)鐘芯片 DS12887 設(shè)計(jì)時(shí)鐘電路。 （ 8） 兼容性方面：向下完全兼容 51 全部字系列產(chǎn)品。 （ 6）電源關(guān)閉標(biāo)識(shí)。 （ 4）內(nèi)部集成看門狗計(jì)時(shí)器，不再需要像 AT89C51 那樣外接看 門狗計(jì)時(shí)器單元電路。 （ 2） 最高工作頻率為 33MHz， AT89C51 的極限工作頻率是 24M，所以 AT89S51 具有更高工作頻率，從而具有了更快的計(jì)算速度。 AT89S51 的新功能： AT89S51 兼容標(biāo)準(zhǔn) MCS51 指令系統(tǒng)及 AT89C51 引腳結(jié)構(gòu)，它相對(duì)于 AT89C51 增加的新功能包括： （ 1） ISP 在線編程功能，這個(gè)功能的優(yōu)勢(shì)在于改寫單片機(jī)存儲(chǔ)器內(nèi)的程序不需要把芯片從工作環(huán)境中剝離。 （ 15）掉電標(biāo)識(shí)和快速編程特性。 （ 13）中斷可從空閑模式喚醒系統(tǒng)。 （ 11）全雙工 UART 串行通道。 （ 9） 2 個(gè) 16 位可編程定時(shí) /計(jì)數(shù)器。 （ 7） 128x8 字節(jié)的內(nèi)部 RAM。 核心芯片簡(jiǎn)介 8 （ 5）全靜態(tài)工作模式： 0Hz33Hz。 （ 3） 1000 次擦寫周期。 AT89S51 的主要性能參數(shù)： （ 1）與 MCS51 產(chǎn)品指令系統(tǒng)完全兼容。這種情況下 ,外部時(shí)鐘脈沖接 XTAL1端 ,即內(nèi)部時(shí)鐘發(fā)生器的輸入端 , XTAL2應(yīng)懸空。如果使用石英晶體 ,電容應(yīng)該使用 30pF? 10pF。 外接石英晶體 (或陶瓷諧振器 )及電容 C C2接在放大器的反饋回路中構(gòu)成并聯(lián)振蕩電路。 （ 3）晶體 振蕩器特性： AT89S51中有一個(gè)用于構(gòu)成內(nèi)部振蕩器的高增益反相放大器，引腳 XTAL1和 XTAL2分別為 該 反向放大器的輸入 端 和輸出 端。 XTAL1：反向振蕩放大器的輸 入及內(nèi)部時(shí)鐘工作電路的輸入 端。 如 EA 端保持高電平 (接 VCC 端 )， CPU 則執(zhí)行內(nèi)部 程序存儲(chǔ)器 中的指令。欲使 CPU 僅訪問外部程序存儲(chǔ)器 （ 地址為 0000HFFFFH），EA 端必須保持低電平 (接地 )。當(dāng)訪問外部數(shù)據(jù)存儲(chǔ)器時(shí) ,沒有兩次有效的 PSEN 信號(hào)。此外 ,該引腳會(huì)被微弱拉高 ,單片機(jī)執(zhí)行外部程序時(shí) ,應(yīng)設(shè)置 ALE 無效。 基于 DS1302 數(shù)字時(shí)鐘電路的設(shè)計(jì) 7 如有必要 ,可通過對(duì)特殊功能寄存器 (SFR)區(qū)中的 8EH單元的 D0位置位 ,可禁止 ALE操作。值得注意的是 :每當(dāng)訪問外部數(shù)據(jù)存儲(chǔ)器時(shí)將跳過一個(gè) ALE 脈沖。 ALE/PROG :當(dāng)訪問外部存儲(chǔ)器 或數(shù)據(jù)存儲(chǔ)器 時(shí)， ALE(地址鎖存允許 )輸出 脈沖 用于鎖存地址的 低 8 位字節(jié) 。 WDT 溢出將使該引腳輸出高電平 ,設(shè)置 SFR AUXR 的 DISRTO 位 (地址 8EH)可打開或關(guān)閉該功能。 端口引腳 第二功能 RXD (串行輸入口 ) TXD (串行輸出口 ) 0INT (外中斷 0) INT1 (外中斷 1) T0 (定時(shí) /計(jì)數(shù)器 0) T1 (定時(shí) /計(jì)數(shù)器 1) WR (外部數(shù)據(jù)存儲(chǔ)器寫選通 ) RD (外部數(shù)據(jù)存儲(chǔ)器讀選通 ) 表 4 P3 口引腳第二功能 RST：復(fù)位輸入。作輸入口使用時(shí) ,被外部信號(hào)拉低的 P3 口將用上拉電阻輸出電流 (IIL )。 P3口 : P3口 是一個(gè) 帶 有 內(nèi)部上拉電阻的雙向 8位 I/O口 , P3口的輸出緩沖級(jí)可驅(qū)動(dòng) (吸收或輸出電流 )4 個(gè) TTL 邏輯門電路。在訪問 8位地址的外部數(shù)據(jù)寄存器 (例如執(zhí)行 MOVXRi指令 )時(shí) ,P2口線上的內(nèi)容 (也即特殊功能寄存器 (SFR)區(qū)中 P2寄存器的內(nèi)容 ),在整個(gè)訪問期間不改變。作輸入口使用時(shí) ,因?yàn)閮?nèi)部存在上拉電阻 ,某個(gè)引腳被外部信號(hào)拉低時(shí)會(huì)輸出一個(gè)電流 (IIL )。部分端口還有第二功能 ,如表 3 所示 : 端口引腳 第二功能 MOSI(用于 ISP 編程 ) MISO(用于 ISP 編程 ) SCK (用于 ISP 編程 ) 表 3 P1 口部分引腳第二功能 P2口 :P2口是一個(gè)帶有內(nèi)部上拉電阻的 8位雙向 I/O口 , P2口的輸出緩沖級(jí)可驅(qū)動(dòng) (吸收或輸出電流 )4 個(gè) TTL 邏輯門電路。作輸入口使用時(shí) ,因?yàn)閮?nèi)部存在上拉電阻 ,某個(gè)引腳被外部信號(hào)拉低時(shí)會(huì)輸出一個(gè)電流 (IIL )。 P1口 :P1口是一個(gè)帶內(nèi)部上拉電阻的 8位雙向 I/O口 ,P1口的輸出緩沖級(jí)可驅(qū)動(dòng) (吸收或輸出電流 )4 個(gè) TTL 邏輯門電路。 在訪問外部數(shù)據(jù)存儲(chǔ)器或程序存儲(chǔ)器時(shí)，這組口線分時(shí)轉(zhuǎn)換地址（低 8 位）和數(shù)據(jù)總線復(fù)用，在訪問期間激活內(nèi)部上拉電阻。作為輸出口用時(shí)，能驅(qū)動(dòng) 8 個(gè) TTL 邏輯門 電 路。 GND：接地 。同時(shí)該芯片還具有 PDIP、 TQFP 和 PLCC 等三種封裝形式，以適應(yīng)不同產(chǎn)品的需求?？臻e模式下， CPU 暫停工作，而 RAM、定時(shí) /計(jì)數(shù)器、串行通信口、外中斷系統(tǒng)可繼續(xù)工作。 AT89S51 芯片的引腳及特點(diǎn) 圖 4 AT89S51 引腳圖 AT89S51 芯片的引腳結(jié)構(gòu)如圖 4 所示： （ 1）功能特性概括 : 基于 DS1302 數(shù)字時(shí)