【正文】 入信號交流耦合到本引腳 ,其輸入信號頻率應小于 30MHz 。 但在 OSCIN 到地和 OSCOU T 到地之間一般應接上頻率置定電容 (一般為 15p F 左右 ) 。 R 計數器進行編程。 管腳排列及功能 如下圖 32 武漢理工大學《高頻電子線路》課程設計 圖 32 MC145152 的管腳排列 采用 28 腳 DIP 封裝 ,各管腳功能如下 : 引腳 6 (RA0 、 RA1 、 RA2 ) 為參考地址碼輸入端 , 用于選擇參考分頻器的分頻比。 N 計數器、 6bit 247。 A 計數器和鎖定檢測等部分。 R 計數器 ) 、雙端輸出的鑒相器、控制邏輯、 10 位可編程的 10bit 247。 芯片 MC145152 MC12022 MC1648 簡介 MC145152是 MO TOROLA 公司生產的大規(guī)模集成電路 ,它是一 塊采用半行碼輸入方式置定、由 14 根并行輸入數據編程的雙模 CMOS L SI 鎖相環(huán)頻率合成器 ,其內部組成框圖如圖 1 示。 XTAL1:振蕩器反相放大器和內部時鐘發(fā)生電路的輸入端。 為了執(zhí)行內部程序指令， EA 應該接 VCC 。 EA/VPP:訪問外部程序存儲器控制信號。 PSEN: 外部程序存儲器選通信號（ PSEN）是外部程序存儲器選通信號。否則， ALE 將被微弱拉高。 如果需要，通過將地址為 8EH 的 SFR 的第 0 位置 “ 1”， ALE 操作將無效。 在一武漢理工大學《高頻電子線路》課程設計 般情況下， ALE 以晶振六分之一的固定頻率輸出脈 沖，可作為外部定時器或時鐘使用。 ALE/PROG：地址鎖存控制信號（ ALE）是訪問外部程序存儲器時，鎖存低 8 位地址的輸出脈沖。特殊寄存器 AUXR(地址 8EH)上的 DISRTO 位可以使此功能無效。晶振工作時， RST 腳持續(xù) 2 個機器周期高電平將使單片機復位。 表 32 P3 口第二功能 引腳號 第二功能 RXD（串行輸入） TXD（串行輸出） INT0(外部中斷 0) INT0(外部中斷 0) T0（定時器 0外部輸入） T1（定時器 1外部輸入） WR(外部數據存儲器寫選通 ) RD(外部數據存儲器寫選通 ) 本系統(tǒng)中， P3 口的主要作用為 DAC0832 的數據傳輸口以及控制 LED 作為指示燈，其也用到了 、 的第二功能。 在 flash 編程和校驗時， P3 口也接收一 些控制信號。作為輸入使用時，被外部拉低的引腳由于內部電阻的原因，將輸出電流（ I IL）。 P3 口： P3 口是一個具有內部上拉電阻的 8 位雙向 I/O 口， p2 輸出緩沖器能驅動 4 個 TTL 邏輯電平。 在 flash 編 程和校驗時， P2 口也接收高 8 位地址字節(jié)和一些控制信號。在這種應用中， P2 口使用很強的內部上拉發(fā)送 1。作為輸入使用時，被外部拉低的引腳由于內部電阻的原因，將輸出電流（ IIL ）。 P2 口： P2 口 是一個具有內部上拉電阻的 8 位雙向 I/O 口， P2 輸出緩沖器武漢理工大學《高頻電子線路》課程設計 能驅動 4 個 TTL 邏輯電平。 表 31 P1口第二功能 引腳號 第二功能 T2（定時器 /計數器 T2的外部計數輸入），時鐘輸出 T2EX（定時器 /計數器 T2的捕捉 /重載觸發(fā)信號和方向控制） MOSI（在系統(tǒng)編程用） MISO（在系統(tǒng)編程用） SCK（在系統(tǒng)編程用） 本系統(tǒng)中， P1 口的作用主要是 DAC0832 的數據傳輸口，還應用到了其第二功能的定時器，作為 DAC0832 的頻率調節(jié)。 在 flash 編程和校驗時， P1 口接收低 8 位地址字節(jié)。作為輸入使用時，被外部拉低的引腳由于內部電阻的原因，將輸出電流（ I ）。 P1 口： P1 口是一個具有內部上拉電阻的 8 位雙向 I/O 口， p1 輸出緩沖器能驅動 4 個 TTL 邏輯電平。程序校驗時，需要外部上拉電阻。在這種模式下， P0 具有內部上拉電阻。對 P0 端口寫“ 1”時，引腳用作高阻抗輸入。 P0 口： P0 口是一個 8 位漏極開路的雙向 I/O 口。并且支持 全雙工 UART 串行中斷口線 ；有 2 個外部 中斷源 ； 低功耗空閑和省電模式 ； 中斷喚醒省電模式 ； 3 級加密位 ； 看門狗（ WDT）電路 ； 軟件設置空閑和省電功能 ； 靈活的 ISP 字節(jié)和分頁編程 ； 雙數據寄存器指針 。 圖 31 52單片機管腳圖 52 單片機 兼容 MCS51 指令系統(tǒng) ，有 8k 可反復擦寫 (1000 次） ISP Flash ROM武漢理工大學《高頻電子線路》課程設計 和 256x8bit 內部 RAM。空閑模式下， CPU 暫停工作，而 RAM 定時計數器，串行口，外中斷系統(tǒng)可繼續(xù)工作，掉電模式凍結振蕩器 而保存 RAM 的數據，停止芯片其它功能直至外中斷激活或硬件復位。 AT89S52 具有如下特點： 40 個引腳， 8k Bytes Flash 片內程序存儲器， 256 bytes的隨機存取數據存儲器（ RAM）， 32 個外部雙向輸入 /輸出（ I/O）口， 5 個中斷優(yōu)先級 2 層中斷嵌套中斷， 2 個 16 位可編程定時計數器 ,2 個全雙工串行通信口，看門狗（ WDT）電路，片內時鐘振蕩器。直接數字頻率合成器的頻率轉換時間取決于數字電路的速度 ，一般可以達到幾個時鐘的周期。若在鎖相環(huán)路中有人工或自動頻率搜索裝置，則搜索時間也包含在內。直接頻率合成器的轉換時間取決于開關時間，日前開關時間可達到納秒級，所以直接頻率合成器的頻率轉換時間也可達到納秒級。此頻率范圍內的所有離散頻率點均能正常工作，且均能滿足其他性能指標 ； 頻率分辨力 是 頻率合成器在指定的頻率范圍內產生大量的離散頻率，其頻率分辨力是指兩個相鄰點之間能夠分辨的最小的間隔。而 頻率范圍是指頻率合成器最低輸出頻率和最高輸出頻率之間的變化范圍。其設備 是 頻率合成器 ，它 是利用一個或多個標準信號，通過各種技術途徑產生大量離散頻率信號的設備。因此又稱為壓控振蕩器的控制靈敏度或增益系數。此曲線以 0? 為中心，應在較大的范圍內 V? 與 CV 成線性關系。不論以何種振蕩電路和何種控制方式構成的振蕩器，它的特性總可以用瞬時頻率 ()Vt? 與控制電壓 ()CVt之間的關系曲線來表示。環(huán)路濾波器的傳遞函數為 ()Fs= ()CVs/ ()dVs 式中 ()dVs是輸入電壓 ()dVt的拉氏變換； ()CVs是輸出電壓 ()dVt的拉氏變換 用壓控振蕩器把 控制電壓轉換為相位，起振頻率受環(huán)路濾波器輸出電壓 ()CVt的大小控制，相位隨輸入信號相位變化而變化，并保持環(huán)路相位跟蹤。 環(huán)路濾波器通常由 RC 元件和運算放大器組成。因而，在構成鎖相環(huán)電路時，低通濾波器的取值既要考慮到響應輸入信號的中心頻率，同時又要照顧到它的最高頻率和最低頻率。環(huán)路濾波器是鎖相環(huán)正常工作中不可忽視的部分，它的時間常數限制了系統(tǒng)跟蹤輸 入信號頻率變化的速度，同時也限制了捕捉范圍。由于各種雜散干擾信號在環(huán)路中所影響的位置不同，因此所表現的噪聲特性也有所不同，這樣在設計環(huán)路濾波器時就需要具體分析干擾來源，合理選擇濾波器參數，以獲得最佳的濾波性能 。因此必須根據指標要求選擇高性能的頻率合成器芯片和低噪聲的 VCO 以及設計濾波特性良好的環(huán)路 濾波器。具有相乘特性的器件很多，這里只給出乘法器作為鑒相器的一個通用數學模型，供分析環(huán)路使用 【 9】 。可以看 出，當環(huán)路鎖定時，輸出電壓是一直流電壓，并比例于這兩個輸入信號的相位差。 用相位比較器對兩個輸入信號（即 iU 和 0U ）的相位進行比較。 CU 作用于壓控振蕩器的結果是把它的輸出振蕩頻率 0f 拉向環(huán)路輸入信號頻率 if ，當二者相等時，環(huán)路被鎖定，稱為入鎖。 鎖相環(huán)路的各部件及其數學模型 鎖相環(huán)原理圖如下： 鑒相器壓控振蕩器環(huán)路濾波器輸入信號Ui輸出信號Uo比較信號 Uo誤差電壓U控制電壓UdF 1F 2 圖 23 鎖相環(huán)原理圖 鎖相環(huán)中的鑒相器又稱為相位比較器， 它是 用來鑒別輸入信號 iU 與輸出信號0U 之間的相位差，并輸出誤 差電壓 dU 。這種情況稱之為鎖定反之 ,兩者角頻率不相等，相位差不恒定，則稱為失鎖 .若某種因素使 V? 偏離了 i? ，比如說， Vi??? ，武漢理工大學《高頻電子線路》課程設計 則 VU 比 iU 旋轉得慢一些 ,瞬時相位差 [ ( ) ( )iVtt??? ]將隨時間增大 ,則鑒相器產生的誤差電壓也相應變化 .該誤差電壓通過環(huán)路濾波器 (實際上是一個低通濾波器）后，作為控制電壓調整 VCO的振蕩角頻率，使其增大，因而瞬時相位差也將減小。設旋轉矢量 iU 和 VU 分別表示鑒相器的輸入參考信號 ()iut和壓控振蕩器輸出信 ()Vut，它們的瞬時角速度和瞬時角位移分別為 ()i t? ， ()vt? 和 ()it? ， ??y t? .顯然只有當兩個旋轉矢量以相同角速度 ( tV??? )旋轉時 ,它們之間的相位差才能保持恒定值。這就是鎖相環(huán)的基本原理。 在閉環(huán)的條件下，如果由于某種原因使 VCO的角頻率 V? 發(fā)生變化，設變動量為?? ， 那么，由式 (22)可知，這兩個信號之間的相位差不再是恒定值，鑒相器輸出的電壓也就跟著發(fā)生改變。 根據上面概念可知，鎖相環(huán)路在鎖定后，兩個信號頻率相等，但二者之間存在著恒定的相位差（穩(wěn)態(tài)相位差）。從以上的簡單分析可以得到關于鎖相環(huán)的重要概念：當兩個振蕩信號頻率相等時，則它們之間的相位差保持不變 。由上面的討論已知，加到鑒相器的兩個振蕩信號的頻率差為： () Rvt? ? ?? ? ? 此時的順勢相位差為 ： ( ) ( ) ( )eot t d t? ? ?? ? ?? 可分成兩種情況來討論 ： 1） 若VR???， 則 ( ) 0t???， 由式（ 2）得 ： ( ) ( )e o ot t dt? ? ? ?? ? ? ?? （ 23） 由此可知，當兩個振蕩器頻率相等式，他們的順勢相位差是個常數。這樣， VCO的輸出頻率穩(wěn)定度即由參考晶體振蕩器決定，這時我們稱環(huán)路處于 鎖定狀態(tài)。當壓控振的頻率 vf 由于某種原因而發(fā)生變化時，必然相應的產生相位變化。 最后給出結論并對課題未來的發(fā)展做出了展望。第三章介紹了硬件電路的各個部分原理。第一章介紹設計的背景意義和主要內容。鎖相環(huán)的集成化、數字化為減小體積、降低成本、提高可靠性實現多用途提供了有利條件 。 鎖相環(huán)的 門限性能好 ， 鎖相環(huán)用做調頻信號解調器時，鑒相器 PD 環(huán)路濾波器 LF 壓控振蕩器VCO 武漢理工大學《高頻電子線路》課程設計 其門限性能要比普通鑒相器要改善 5db左右。因此在相 干通信中得到 廣泛應用。 正是因為它的窄帶特性，可以做成窄帶跟蹤濾波器。由于環(huán)路輸出的是壓控振蕩器的信號，它是弱載波成分的頻率與相位的真實復制品，其強度比輸入載波成分要大得多。普通的帶通濾波器無法跟蹤，因此它的通頻帶寬度必須計及頻率漂移范圍。在高載頻上，用鎖相 環(huán)路可將通帶做到 1Hz 或幾 Hz 那樣窄，這是普通濾波器難以實現的。 大致有如下框圖 ： U1 Ud Uc u2 圖 11 基本 鎖相環(huán) 結構 框圖 鎖相環(huán)具有 載波跟蹤特性 ： 無論輸入鎖相環(huán)路的信號是己調制或未調制的，只要信號包含著載波頻率成分，就可將鎖相環(huán)路設計成一個窄帶跟蹤濾波器，跟蹤輸入信號載波成分的頻率與相位變化，環(huán)路輸出信號就是需要提取 (或復制 )的載波信號，這種特性稱為環(huán)路的載波跟蹤特性。它的作用是在鑒相器的輸出端衰減高頻誤差分量，以提高抗干擾性能；在環(huán)路跳出鎖定狀態(tài)時，提高環(huán)路以短期存儲，并迅速恢復信號。而其原理是 使輸出電壓與兩個輸入信號之間 的相位差有確定關系的電路 。 鎖相環(huán)包括鑒相器（ PD)、環(huán)路濾波器（ LF）和壓控振蕩器（ VCO）。 鎖相環(huán)技術簡介 鎖相環(huán)是一種利用反饋控制原理實現的頻率及相位的同步技術，其作用是將電路輸出的時鐘與其外部的參考時鐘保持同步。例如在通信、廣播、電視系統(tǒng)中，都都需要高頻發(fā)射，這里的高頻波就是載波，把音頻（低頻）、視頻信號或脈沖信號運載出去，就需要能夠產生高頻的信號源。這是因為產生正弦信號的方法比較簡單，而且用正弦信號測量比較方便。 信號源可以根據輸出波形的不同，劃分為正弦波信號發(fā)生器、矩形脈沖信號發(fā)生器、函數信號發(fā)生器和隨機信號發(fā)生器等四大類。當測試系統(tǒng)的瞬態(tài)特性時，又需使用前沿時間、脈沖寬度和重復周期已知的矩形脈沖源。 在測試、 研究 或調整電子電路及設備時，為測定電路的一些電參量，如測量頻率響應、噪聲系數，為電壓表定度等，都要求提供符合所定技術條件的電信號，以模擬在實際工作中使用的待測設備的激勵信號。 該 設計 以 高頻信號源系統(tǒng) 為研究目標，從問題的提出到工程方案的確定，從 鎖武漢理工大學《高頻電子線路》課程設計 相環(huán)