【正文】 _ADDR(port))/* Sub Address Register Definitions */define DMSRC_SUBADDR 0x00define DMDST_SUBADDR 0x01define DMCTR_SUBADDR 0x02define DMSEFC_SUBADDR 0x03define DMMCR_SUBADDR 0x04define DMSRCP_SUBADDR 0x1Edefine DMDSTP_SUBADDR 0x1Fdefine DMIDX0_SUBADDR 0x20define DMIDX1_SUBADDR 0x21define DMFRI0_SUBADDR 0x22define DMFRI1_SUBADDR 0x23define DMGSA_SUBADDR 0x24define DMGDA_SUBADDR 0x25define DMGCR_SUBADDR 0x26define DMGFR_SUBADDR 0x27/* Channel Definitions */define DMA_CH0 0define DMA_CH1 1define DMA_CH2 2define DMA_CH3 3define DMA_CH4 4define DMA_CH5 5/* DMA Channel Flags for IMR/IFR */define DMAC0 6define DMAC1 7define DMAC2 10define DMAC3 11define DMAC4 12define DMAC5 13/* Register Bit Fields */define TDDR 0define TSS 4define TRB 5/* Macro Definitions *//* DMA Framecount Set */define DMA_FRAMECOUNT(chan, value) \{ DMSBA = (chan * 5) + DMSEFC_SUBADDR。i++){port9100=tri_data[i]。}}else if(keycode==0xf411){for(i=1。i255。){if(keycode==0xf410)//key F1。{tri_data[i]=i。i256。{sin_data[i]=255*sin(*i/256)。i255。//open the interrupt。IMR=0x0007。CLKMD=0x1007。SWWSR=0x7fff。ST1=0x4800。void main(void){int i。int keycode=0x0000。ioport int port9100。 DSP初始化程序：include include int sin_data[256]。倒頻譜幅度39。倒頻（ｓ）39。倒譜圖39。頻譜幅度（dB）39。頻率（Hz）39。頻譜圖39。幅度39。時間(s)39。波形圖39。c：\wav\39。AD50 的發(fā)送和接收可以同時進(jìn)行。設(shè)置AD50時，串行通信數(shù)據(jù)最低為高電平。TLC320AD50是一款SIGMA DELTA 型單片音頻接口芯片, 通過串行口與DSP 或其它設(shè)備通信。標(biāo)準(zhǔn)JTAG測試端口包括4個必選引腳和一個可選的異步JTAG的復(fù)位引腳TRST，分別是工作模式選擇引腳TMS，串行數(shù)據(jù)輸入引腳TDI，串行數(shù)據(jù)輸出引腳TDO，端口工作時鐘引腳TCK。 JTAG接口設(shè)計在系統(tǒng)中，通過JTAG測試口訪問和調(diào)試DSP芯片。TMS320VC5402 的速度為100 MI/s，為保證DSP運(yùn)行速度，需要外部存儲器的速度接近10ns。地址線：A0~A15；數(shù)據(jù)線：I/O0~I/O15；控制線：—片選信號；—編程寫信號；—輸出使能信號。使用芯片內(nèi)部的振蕩器在芯片的X1和X2/CLKIN引腳之間接入一個晶體,用于啟動內(nèi)部振蕩器。 時鐘電路設(shè)計時鐘電路用來為’C54x芯片提供時鐘信號，由一個內(nèi)部振蕩器和一個鎖相環(huán)PLL組成，可通過芯片內(nèi)部的晶體振蕩器或外部的時鐘電路驅(qū)動。復(fù)位后(RS回到高電平)，CPU從程序存儲器的FF80H單元取指，并開始執(zhí)行程序。 復(fù)位電路設(shè)計TMS320VC5402的復(fù)位輸入引腳RS為處理器提供了一種硬件初始化的方法,它是一種不可屏蔽的外中斷,可在任何時候?qū)MS320VC5402進(jìn)行復(fù)位。DSP芯片采用的供電方式，主要取決于應(yīng)用系統(tǒng)中提供什么樣的電源。 電源設(shè)計為了降低芯片功耗，C54x系列芯片大部分都采用低電壓設(shè)計，并且采用雙電源供電，即內(nèi)核電源CVDD：，主要為芯片的內(nèi)部邏輯提供電壓，包括CPU、時鐘電路和所有的外設(shè)邏輯；I/O電源DVDD：，主要供I/O接口使用。它采用6級流水線,且當(dāng)RPT（重復(fù)指令）時，一些多周期的指令就變成了單周期的指令；芯片內(nèi)部RAM和ROM可根據(jù)PMST寄存器中的OVLY和DROM位靈活設(shè)置。單周期正規(guī)化及指數(shù)譯碼；8個輔助寄存器及一個軟件棧，允許使用業(yè)界最先進(jìn)的定點(diǎn)DSP C語言編譯器；數(shù)據(jù)/程序?qū)ぶ房臻g為1M16bit，內(nèi)置4K16bit ROM和16K16bit RAM；內(nèi)置可編程等待狀態(tài)發(fā)生器、鎖相環(huán)（PLL）時鐘產(chǎn)生器、兩個多通道緩沖串口、一個與外部處理器通信的8位并行HPI口、兩個16位定時器以及6通道DMA控制器且低功耗。其性能特點(diǎn)如下：操作速率可達(dá)100MIPS。 硬件設(shè)計 DSP芯片作為DSP家庭高性價比代表的16位定點(diǎn)DSP芯片，C5402適用于語音通信等實(shí)時嵌入應(yīng)用場合。3 詳細(xì)設(shè)計由系統(tǒng)結(jié)構(gòu)框圖可知，系統(tǒng)主要包括實(shí)現(xiàn)模/數(shù)轉(zhuǎn)換的A/D模塊、掉電時存放程序的Flash模塊、為DSP提供電源的外部電源模塊、時鐘模塊，復(fù)位電路模塊、。啟動二次通信有兩種方法,一種是在FC上加高電平,第二種是將15位方式在首次通信的D IN的LSB位置為1。首次通信專用于轉(zhuǎn)換數(shù)據(jù)的傳送,其時序如圖2所示。AD50的工作方式和采樣頻率均通過串口編程來實(shí)現(xiàn)。AD50內(nèi)部有7個數(shù)據(jù)和控制寄存器,用于編程設(shè)置它們的工作狀態(tài)。TLC320AD50(以下簡稱AD50 )是TI生產(chǎn)的多媒體音頻編解碼器芯片,它集成了16位A/D和D/A 轉(zhuǎn)換器,其采樣速率可通過DSP編程來設(shè)置。設(shè)計中采用TLC320AD50完成語音信號的A/D轉(zhuǎn)換。 DSP核心模塊充當(dāng)整個系統(tǒng)的CPU的功能，除了承擔(dān)對A\D轉(zhuǎn)換器送來的信號做相應(yīng)的處理之外，還驅(qū)動RS232串行通信鏈路將相應(yīng)的數(shù)據(jù)及時的傳到上位機(jī)上以備做之后的相關(guān)處理或計算，這就要求DSP芯片的處理能力相當(dāng)?shù)膹?qiáng)大和速度必須與ADC相匹配，這一點(diǎn)TMS320VC5402完全有能力做到。把緩存器的數(shù)據(jù)轉(zhuǎn)存到海量存儲器中，并對CPLD邏輯的工作方式，工作時鐘進(jìn)行控制，同時還完成與上位機(jī)的通信。TLC320AD50是TI公司提供的一款16 bit同步串口A/D和D/A轉(zhuǎn)換芯片，ADC之后有1個抽取濾波器以提高輸入信號的信噪比, Kb/s，滿足語音信號處理中關(guān)于采樣頻率的要求。在語音信號采集中, 模擬信號向數(shù)字信號轉(zhuǎn)換（ADC)的精度和實(shí)時性對后續(xù)信號處理過程起到了重要作用。AD50完成語音信號采集后,在DSP中進(jìn)行相應(yīng)的處理算法,語音信號經(jīng)處理再從AD50輸出。二次通信則用來設(shè)置和讀出寄存器的值,所有的寄存器都在二次通信時編程。由于轉(zhuǎn)換的數(shù)據(jù)和控制數(shù)據(jù)是通過同一串行口進(jìn)行傳輸?shù)?所以AD50中有首次通信和二次通信。由于語音信號的頻率范圍在200Hz～23400Hz之間,