【正文】 B、 每次劃分后，（ 勤思考 研 ）先處理較長的分區(qū)可以減少遞歸次數(shù)（勤思考研） C、 每次劃分后，先處理較短的分區(qū)可以減少遞歸次數(shù) D、 遞歸次數(shù)與每次劃分后得到的分區(qū)處理順序無關(guān) 1對一組數(shù)據(jù) (2， 12， 16， 88， 5， 10)進行排序，若前三趟排序結(jié)果如下： () 第一趟： 2， 12， 16， 5， 10， 88 第二趟： 2， 12， 5， 10， 16， 88 第三趟： 2， 5， 10， 12， 16， 88 則采用的排序方法可能是 ，能縮短程序執(zhí)行時間的措施是 () CPU 時 鐘頻率 1 和 2 1 和 3 C,僅 2 和 3 ,2,3 4 個整數(shù)用 8 位補碼分別表示 r1=FEH， r2=F2H， r3=90H， r4=F8H，若將運算結(jié)果存放在一個 8位寄存器中，則下列運算會發(fā)生益處的是 () A. r1 x r2 B. r2 x r3 C. r1 x r4 D. r2 x r4 i， f， d 數(shù)據(jù)類型分別為 int, float, double(int 用補碼表示， float 和 double 用 IEEE754 單精度和雙精度浮點數(shù)據(jù)格 式表示 )，已知 i=785， f=， d=，若在 32 位機器中執(zhí)行下列關(guān)系表達式，（ 勤思考研 ）則結(jié)果為真的是 () (I) i==(int)(float)I (II)f==(float)(int)f (III)f==(float)(double)f (IV)(d+f)d==f A. 僅 I 和 II B. 僅 I 和 III C. 僅 II 和 III D. 僅 III 和 IV 若干個 2K x 4 位芯片組成一個 8K x 8 為存儲器，則 0B1FH 所在芯片的最小地址是 () RAM 和 ROM 得敘述中正確的是 () I RAM 是易失性存儲器， ROM 是非易失性存儲器 II RAM 和 ROM 都是采用隨機存取方式進行信息訪問 III RAM 和 ROM 都可用做 Cache IV RAM 和 ROM 都需要進行刷新 A. 僅 I 和 II B. 僅 II 和 III C. 僅 I ， II， III D. 僅 II， III， IV ，一次訪存過程中，不可能發(fā)生的是 () 未命中， Cache 未命中， Page 未命中 未命中， Cache 命中， Page 命中 命中， Cache 未命中， Page 命中 命中， Cache 命中， Page 未命中 ，反匯編語言程序員可見的是 () (MAR) (PC) (MDR) (IR) () () A. PCI、 CRT、 USB、 EISA B. ISA、 CPI、 VESA、 EISA C. ISA、 SCSI、 RAM、 MIPS D. ISA、 EISA、 PCI、 PCIExpress 2 單級中斷系統(tǒng)中，中斷服務(wù)程序執(zhí)行順序是（） I 保護現(xiàn)場 II 開中斷 III 關(guān)中斷 IV 保存斷點 V 中斷事件處理 VI 恢復現(xiàn)場 VII 中斷返回 A、 IVVIIIVII B、 IIIIVVII C、 IIIIVVVIVII D、 IVIVVIVII 2 假定一臺計算機的顯示存儲器用 DRAM 芯片實現(xiàn)，（ 勤思考研 ）若要求顯示分辨率為 1600*1200，顏色深度為 24 位，幀頻為 85HZ，現(xiàn)實總帶寬的 50%用來刷新屏幕，則需要的顯存總帶寬至少約為（） A、 245Mbps B、 979Mbps C、 1958Mbps D、 7834Mbps 2 下列選項中，操作 S 提供的給應(yīng)程序的接口是（） A、 系統(tǒng)調(diào)用 B、 中斷 C、 庫函數(shù) D、 原語 2 下列選項中，導制創(chuàng)進新進程的操作是（） I 用戶登陸成功 II 設(shè)備分配 III 啟動程序執(zhí)行 A、 僅 I 和 II B、 僅 II 和 III C、 僅 I 和 III D、 I、 II、 III 2 設(shè)與某資源相關(guān)聯(lián)的信號量初值為 3，當前值為 1，若 M 表示該資源的可用個數(shù)，（ 勤思考研 ） N 表示等待該資源的進程數(shù)，則 M， N 分別是（） A、 0， 1 B、 1， 0 C、 1， 2 D、 2， 0 2 下列選項中，降低進程優(yōu)先權(quán)級的合理時機是（） A、 進程的時間片用完 B、 進程 剛完成 I/O，進入就緒列隊 C、 進程長期處于就緒列隊 D、進程 從就緒狀態(tài)轉(zhuǎn)為運行狀態(tài) 2 進行 PO 和 P1 的共享變量定義及其初值為（） booleam flag[2]。 因此，路由表里面只需要填寫到 .0/24 網(wǎng)絡(luò)的路由即可，如下表所示 R2 路由表 目的網(wǎng)絡(luò) IP 地址 子網(wǎng)掩碼 下一跳 IP 地址 接口 L0 2022 計算機考研真題和答案 第一部分： 2022 年碩士研究生入學考試計算機專業(yè)基礎(chǔ)綜合試題 一、單項選擇題： 140 題，每題 20 分共 80 分。 綜上，填寫的路由表如下： R1 路由器 目的網(wǎng)絡(luò) IP 地址 子網(wǎng)掩碼 下一跳 IP 地址 接口 Direct E1 Direct E2 L0 L0 （ 3）填寫 R2 到局域網(wǎng) 1 和局域網(wǎng) 2 的路由表 2。默認路由叫做“ 0/0”路 由，因為路由的 IP 地址 ，而子網(wǎng)掩碼也是 。如果沒有默認路由器，那么目的地址在路由表中沒有匹配表項的包將被丟 棄。本題實質(zhì)是編寫默認路由。同時，路由器 R1 要到 DNS 服 務(wù)器，就需要通過路由器 R2 的接口 L0 才能到達，因此下一跳地址填寫 L0 的 IP 地址（ ）。 填寫到域名服務(wù)器的路由。 則 R1 路 由 表 應(yīng)該填入的網(wǎng)絡(luò)地址為 ，掩碼為 2 是直接連接到路由器 R1 的 E2 口上的，因此，下一跳地址填寫直接路由。接口填寫 E1. 填寫到局域網(wǎng) 2 的路由表 1。則 R1 路由表應(yīng)填入的網(wǎng)絡(luò)地址為 ，掩 碼為 。 （ 2）填寫 R1 的路由表 填寫到局域網(wǎng) 1 的路由。 解 上 述 方 程 ， 得 到 X=7. 子 網(wǎng) 掩 碼 就 是 11111111 11111111 11111111 10000000，即 。 2x120，因為根據(jù)題意需要容納 120 臺主機。因此 8 位主機號所能表示的主機數(shù)就 是 282，即 254 臺。因此，子網(wǎng)掩碼就是 11111111 11111111 11111111 00000000，即 。 47. （ 1）無類 IP 地址的核心是采用不定長的網(wǎng)絡(luò)號和主機號，并通過相應(yīng)的子網(wǎng)掩碼來表示（即網(wǎng)絡(luò)號部分為 1，主機號部分為 0）。 25A5H： P=2，訪問快表，因第一次訪問已將該頁號放入快表，因此花費 10ns 便可合成物理地址，訪問主存 100ns，共計 10ns+100ns=110ns （ 2）當訪問虛地址 1565H 時，產(chǎn)生缺頁中斷，合法駐留集為 2，必須從頁表 中淘汰一個頁面，根據(jù)題目的置換算法，應(yīng)淘汰 0 號頁面，因此 1565H 的對應(yīng)頁 框號為 101H?？傻萌齻€虛地址的頁號 P 如下（十六進制的一位數(shù)字轉(zhuǎn)換成 4 位二進制，因此，十六進制的低三位正好為頁內(nèi)位移，最高位為頁號）： 2362H： P=2，訪問快表 10ns，因初始為空，訪問頁表 100ns 得到頁框號，合 成物理地址后訪問主存 100ns，共計 10ns+100ns+100ns=210ns。 /*向 P1 發(fā)信號，多出一個空單元 */ end. Parend. 46. （ 1）根據(jù)頁式管理的工作原理，應(yīng)先考慮頁面大小，以便將頁號和頁內(nèi)位移分解出來。 V(mutex)。 /*緩沖區(qū)是否被占用 */ Geteven()。 /*釋放緩沖區(qū) */ V(empty)。 Countodd():=countodd()+1。 /*收到 P1 發(fā)來的信號，已產(chǎn)生一個奇數(shù) */ P(mutex)。 /*如果是奇數(shù)，向 P2 發(fā)出信號 */ V(mutex)。 If x%2==0 V(s2)。 /*判斷緩沖區(qū)是否有空單元 */ P(mutex)。 Parbegin P1:begin X=produce()。因為中斷服務(wù)程序包含 18 條指令，中斷服務(wù)的其他開銷相當于 2 條指令的執(zhí)行時間，且執(zhí)行每條指令平均 需 5 個時鐘周期，所以， 1 秒內(nèi)用于中斷的時鐘周期數(shù)為 （ 18+2） 5 104= 106 （ 2）在 DMA 方式下，每秒進行 DMA 操作 5MB/5000B=5 106/5000=1 103 次因為 DMA 預處理和后處理的總開銷為 500 個時鐘周期，所以 1 秒鐘之內(nèi)用于 DMA 操作的時鐘周期數(shù)為 500 1 103=5 105 故在 DMA 方式下，占整個 CPU 時間的百分比是 （（ 5 105） /（ 500 106）） 100%=% 時鐘 功能 有效控制信號 C5 MAR← (R1) PCout,MARin C6 MDR← M(MAR) MemR,MDRinE C7 A← (R0) R0out,Ain C8 AC← (MDR)+(A) MDRout,Addr,ACin C9 MDR← (AC) ACout,MDRin C10 M(MAR) ← MDR MDRoutE,MemW S1 控制 P1 與 P2 之間的同步； S2 控制 P1 與 P3 之間的同步； empty 控制生產(chǎn)者與消費者之間的同步； mutex 控制進程間互斥使用緩沖區(qū)。 return 1。 //如果 ik，則 p 也往后移 } if(p==list) return 0。 i++。 i=1。 （ 3）算法描述： int Lo