嵌入式接口與應(yīng)用技術(shù)-文庫吧資料
2025-01-14 06:11本頁面
【正文】 MU Ⅱ (2) ? 禁止 MMU時(shí)存儲(chǔ)訪問過程： ① 先要確定芯片是否支持 cache和 write buffer。 ? 存儲(chǔ)器訪問權(quán)限的控制。 n M R E Q S E Q 總 線 周 期 類 型 說 明01100101N 周 期S 周 期I 周 期C 周 期非 順 序 周 期順 序 周 期內(nèi) 部 周 期協(xié) 處 理 器 寄 存 器 傳 送 周 期NEUSOFT Institute of Information Technology, ChengDu Date: 12. Sept. 2022 高速緩沖存儲(chǔ)器 Ⅰ ： ? 統(tǒng)一 Cache VS 獨(dú)立的數(shù)據(jù) /程序 Cache ? 寫通 cache VS 寫回 cache ? 讀操作分配 cache VS 寫操作分配 cache NEUSOFT Institute of Information Technology, ChengDu Date: 12. Sept. 2022 高速緩沖存儲(chǔ)器 Ⅱ : 塊 號(hào) M 塊 內(nèi) 地 址 N主 存 c a c h e地 址 變 換塊 號(hào) m 塊 內(nèi) 地 址 nc a c h e 替 換策 略替 換 塊裝 入 塊主 存 儲(chǔ) 器未 命 中已 滿命 中未 滿虛 擬 地 址 （ 來 自 C P U ）NEUSOFT Institute of Information Technology, ChengDu Date: 12. Sept. 2022 高速緩沖存儲(chǔ)器 Ⅲ : ? 全相聯(lián)地址映像和變換 ? 組相聯(lián)地址映像和變換 ? 直接映像和變換 NEUSOFT Institute of Information Technology, ChengDu Date: 12. Sept. 2022 高速緩沖存儲(chǔ)器 Ⅳ : ? 輪轉(zhuǎn)法 ? 隨機(jī)替換算法 NEUSOFT Institute of Information Technology, ChengDu Date: 12. Sept. 2022 存儲(chǔ)管理單元 MMUⅠ ARM系統(tǒng)中，存儲(chǔ)管理單元 MMU主要完成工作： ? 虛擬存儲(chǔ)空間到物理存儲(chǔ)空間的映射。 ? 數(shù) 據(jù) 時(shí) 序 信 號(hào) ： D[31..0] 、 DIN[31..0] 、 DOUT[31..0] 、 ABORT 、BL[3..0]。 ? 地址類信號(hào)： A[31..0]、 nRW、 MAS[1..0]、 nOPC、 nTRANS、 LOCK、 TBIT。 ? 32位有符號(hào)和無符號(hào)字 ， 以 4字節(jié)的邊界對齊 。 NEUSOFT Institute of Information Technology, ChengDu Date: 12. Sept. 2022 存儲(chǔ)體系的形式 C P U主 存輔 存輔 助 軟 硬 件C P U主 存輔 存C a c h e輔 助 軟 硬 件輔 助 硬 件 (a)兩級(jí)存儲(chǔ)器層次結(jié)構(gòu) (b)三級(jí)存儲(chǔ)器層次結(jié)構(gòu) NEUSOFT Institute of Information Technology, ChengDu Date: 12. Sept. 2022 總線結(jié)構(gòu) Ⅰ ? :四周期握手協(xié)議 1 2 3 4時(shí) 間設(shè) 備 1設(shè) 備 2NEUSOFT Institute of Information Technology, ChengDu Date: 12. Sept. 2022 總線結(jié)構(gòu) Ⅱ ? C P U設(shè) 備 1 設(shè) 備 2存 儲(chǔ) 器C l o c kR / W ’A d d r e s sD a t a r e a d y ’D a t aNEUSOFT Institute of Information Technology, ChengDu Date: 12. Sept. 2022 總線結(jié)構(gòu) Ⅲ 3． 總線的時(shí)序圖 讀 過 程 寫 過 程C l o c kR / W ’啟 用 A d d r e s sA d d r e s sD a t a r e a d yD a t aNEUSOFT Institute of Information Technology, ChengDu Date: 12. Sept. 2022 總線結(jié)構(gòu) Ⅳ 4．直接內(nèi)存訪問（ DMA） C P U存 儲(chǔ) 器D M A 控 制 器設(shè) 備總 線 請 求總 線 授 權(quán)C l o c kR / W ’A d d r e s sD a t aD a t a r e a d y ’NEUSOFT Institute of Information Technology, ChengDu Date: 12. Sept. 2022 總線結(jié)構(gòu) Ⅴ 5．系統(tǒng)總線配置 多總線系統(tǒng) C P U高 速 設(shè) 備 存 儲(chǔ) 器低 速 設(shè) 備總 線橋低 速 設(shè) 備高 速 總 線 低 速 總 線NEUSOFT Institute of Information Technology, ChengDu Date: 12. Sept. 2022 ARM存儲(chǔ)數(shù)據(jù)類型 ARM處理器支持以下六種數(shù)據(jù)類型： ? 8位有符號(hào)和無符號(hào)字節(jié) 。其中 C是總價(jià)格。 Bm是連續(xù)提供數(shù)據(jù)的速率。 ? 速度： m個(gè)存儲(chǔ)體并行工作時(shí)，可達(dá)到的最大頻率寬度為 Bm＝ Wm／ TM 。 ? 容量： Sw＝ Wlm。 – R/W – Address – Data ? 讀操作 – （ 1）片選 – （ 2）讀 /寫 – （ 3）地址 – （ 4）數(shù)據(jù) . NEUSOFT Institute of Information Technology, ChengDu Date: 12. Sept. 2022 DRAM ? CE:片選 ? R/W讀寫控制信號(hào) ? RAS行地址選通，地址高位， CAS列地址選通，地址低位； ? Address地址 ? DATA數(shù)據(jù)。 ? PC指向正被取指的指令，而非正在執(zhí)行的指令 Fetch Decode Execute 從存儲(chǔ)器中讀取指令 解碼指令 寄存器讀（從寄存器 Bank） 移位及 ALU操作 寄存器寫（到寄存器 Bank ） PC PC PC 4 PC2 PC 8 PC 4 ARM Thumb NEUSOFT Institute of Information Technology, ChengDu Date: 12. Sept. 2022 最佳流水線 ? 該例中用 6個(gè)時(shí)鐘周期執(zhí)行了 6條指令 ? 所有的操作都在寄存器中（單周期執(zhí)行） ? 指令周期數(shù) (CPI) = 1 操作 周期 1 2 3 4 5 6 ADD SUB MOV AND ORR EOR CMP RSB Fetch Decode Execute Fetch Decode Execute Fetch Decode Execute Fetch Decode Execute Fetch Decode Execute Decode Execute Fetch Decode Fetch Fetch NEUSOFT Institute of Information Technolo
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1