【正文】 2． SRAM RAM和 ROM的主要區(qū)別在于 RAM描述上有讀和寫兩種操作，而且在讀 /寫上對時間有較嚴格的要求。下面是一個容量為 256 4的 ROM存儲的例子，該 ROM有 8位地址線ADR(0)～ ADR(7)， 4位數(shù)據(jù)輸出線 DOUT(0)～DOUT(3)及使能信號 EN。 兩類存儲器描述中的相同問題 —— 存儲器中的數(shù)據(jù)類型： 通常用數(shù)組來描述存儲器結(jié)構(gòu)，數(shù)組的元素就是存儲器中的數(shù)據(jù)。EVENT AND CLK=‘ 139。下面是一個由 4個觸發(fā)器構(gòu)成的異步計數(shù)器 。 ； PROCESS(CLK， NRESET) IS BEGIN IF(NRESET=‘0’)THEN QH=0000； QL=“0000” ； ELSIF(CLK39。 ARCHITECTURE ART OF CNTM60 IS BEGIN CO=‘1’WHEN(QH=0101AND QL=1001AND CI=‘1’)ELSE39。SHIFT_LEFT； WHEN “11”=QOUT=DATA ； WHEN OTHERS=NULL； END CASE； END IF； END PROCESS； END ARCHITECTURE ART； 四：計數(shù)器 計數(shù)器是在數(shù)字系統(tǒng)中使用最多的時序電路，它不僅能用于對時鐘脈沖計數(shù)，還可以用于分頻、定時、產(chǎn)生節(jié)拍脈沖和脈沖序列以及進行數(shù)字運算等。 LIBRARY IEEE； USE ； ENTITY SHIFTER IS PORT(DATA： IN STD_LOGIC_VECTOR(7 DOWNTO 0)； SHIFT_LEFT,SHIFT_RIGHT： IN STD_LOGIC； RESET： IN STD_LOGIC； MODE： IN STD_LOGIC_VECTOR(1 DOWNTO 0)； QOUT： BUFFER STD_LOGIC_VECTOR(7 DOWNTO 0))； END SHIFTER； ARCHITECTURE ART OF SHIFTER IS BEGIN PROCESS BEGIN WAIT UNTIL(RISING_EDGE(CLK))； IF(RESET=‘1’)THEN QOUT=“00000000” ； ELSE CASE MODE IS WHEN01=QOUT=SHIFT_RIGHTamp。所謂移位功能，是指寄存器里存儲的代碼能在移位脈沖的作用下依次左移或右移。 END v1。 END PROCESS。 END IF。 FOR i IN temp’range LOOP IF temp（ i） =‘1’ THEN。 END PROCESS。 WHEN others=NULL。 WHEN “101”=temp=shramp。 WHEN “100”=temp=temp((n 2) downto 0)amp。 WHEN “010”=temp=temp+1。 ARCHITECTURE v1 OF unic is Signal temp:STD_LOGIC_VECTOR((n1) downto 0) BEGIN PROCESS BEGIN WAIT until rising_edge(clk) CASE mode IS WHEN “000”=temp=(others=‘0’)。 mode:OUT STD_LOGIC_VICTOR(2 downto 0) datain:IN STD_LOGIC_VICTOR((n1) downto 0) dataout:OUT STD_LOGIC_VICTOR((n1) downto 0) term:OUT STD_LOGIC)。 ENTITY unic IS GENERIC (n: Positive:=8)。 USE 。當寄存器計數(shù)為 0時，引腳 term輸出高電平。初始值并行輸入置數(shù)。 END sh2。 END GENERATE。 Signal z:STD_LOGIC_VECTOR(4 downto 0) BEGIN z(4)=a。 ARCHITECTURE sh2 OF shift is COMPONENT dff PORT (d,clk:IN STD_LOGIC。 b:OUT STD_LOGIC_VICTOR(4 downto 0))。 USE 。 8位帶置位移位鎖存器 串行輸入、串行輸出移位寄存器 LIBRARY IEEE。 q=q_temp。 END IF。 Elsif clk’event and clk=‘1’ THEN q_temp=q_temp(6 downto 0)amp。 END shift。 ENTITY shift IS PORT (clk,rst,data:IN STD_LOGIC。 USE 。 移位寄存器不僅可以用來存儲數(shù)據(jù)，還可以用來實現(xiàn)數(shù)值運算和數(shù)據(jù)處理等。 4位鎖存器 串行輸入、并行輸出移位寄存器 移位寄存器除了具有存儲二進制碼的功能以外，還具有移位功能。 END PROCESS。 ARCHITECTURE behav OF reg4b is BEGIN PROCESS(load,din) BEGIN IF load’event and load=‘1’ THEN dout=din。 dout:OUT STD_LOGIC_VECTOR(3 DOWNTO 0))。 USE 。通?？梢园垂δ芊譃椋烘i存器和移位寄存器。 END dff_ck_en。 END IF。 Elsif clk’event and clk=‘1’ THEN IF en=‘1’ THEN Q=data。 END dff_ck_en。 en: IN STD_LOGIC。 clk: IN STD_LOGIC。 USE 。 END dff。 END IF。 Elsif reset=‘1’THEN Q=‘0’。 END dff_asyn。 set: IN STD_LOGIC。 clk: IN STD_LOGIC。 USE 。 END dff。 END IF。 Elsif clk’event and clk=‘1’ THEN Q=data。 END dff_reset。 reset: IN STD_LOGIC。 ENTITY dff_reset IS PORT (data: IN STD_LOGIC。 帶異步復(fù)位上升沿的 D觸發(fā)器 D CP Q Q clk data reset LIBRARY IEEE。 END PROCESS。EVENT AND clk=‘139。 END dff。 ENTITY dff IS PORT (data,clk: IN STD_LOGIC。 D CP Q Q clk data D觸發(fā)器 不推薦 LIBRARY IEEE。 END PROCESS。 THEN Q=data。 ARCHITECTURE Behavior OF dff IS BEGIN PROCESS(clk) BEGIN IF clk39。 Q: OUT STD_LOGIC)。 USE 。 ?? END IF； END PROCESS。 PROCESS(reset_Signal,clock_Signal) BEGIN IF(reset_condition)THEN Signal_out= reset_value。 ?? END IF； END PROCESS。 PROCESS BEGIN Wait on(clock_Signal) Until(clock_edge_condition) IF(reser_condition)Then Signal_out= reset_value。 ?? END IF； END IF。 PROCESS(clock_Signal) BEGIN IF(clock_edge_condition)THEN IF(reset_condition)Then Signal_out= reset_value。 一旦復(fù)位信號有效，觸發(fā)器就被觸發(fā)。 根據(jù)復(fù)位信號對觸發(fā)器復(fù)位的操作不同，分為同步復(fù)位和非同步復(fù)位（異步復(fù)位）兩種。 ?? END PROCESS。 ?? END IF； END PROCESS。 因此，時鐘信號通常是描述時序電路的程序的執(zhí)行條件，時序電路也總是以時鐘進程形式來進行描述。也就是說，時序邏輯電路具有記憶功能。 c1 = (a1 and b1) or ((a1 or b1)and c0)。 按照加法規(guī)則，只需將低位全加器的進位輸出端 Ci接到高位全加器的進位輸入端 Ci+1就可以構(gòu)成多位二進制加法器。 END fd1。例化語句 u2 : h_adder PORT MAP(a=e， b=cin， co=f， so=sum)。 定義 3個信號作為內(nèi)部的連接線 。 c : OUT STD_LOGIC)。 co， so : OUT STD_LOGIC)。 END f_adder。 ENTITY f_adder IS PORT (ain， bin， cin : IN STD_LOGIC。 全加器 f_adder電路圖及其實體模塊 LIBRARY IEEE。 co = a AND b 。 END h_adder。 ENTITY h_adder IS PORT (a, b : IN STD_LOGIC。 LIBRARY IEEE。 END func。 ELSE y=“11111111” END IF。 WHEN “OTHERS”=y=“XXX