【正文】 ，還可以指出哪一位出錯，為進(jìn)一步糾錯提供了依據(jù)。 在接收方，檢查接收到的碼字是否還滿足取值為 1 的總的位數(shù)的奇偶關(guān)系，來決定數(shù)據(jù)是否出錯?！? 三、簡答題： 1．簡述奇偶校驗碼和海明校驗碼的實現(xiàn)原理?！? 14．半導(dǎo)體 ROM信息可讀可寫，且斷電后仍能保持記憶。 √ 12． DMA控制器通過中斷向 CPU 發(fā)DMA請求信號。 10．引入虛擬存儲系統(tǒng)的目的，是為了加快外存的存取速度?！? 8．微程序控制器的運行速度一般要比硬連線控制器更快?！? 6．計算機(jī)的指令越多，功能越強(qiáng)越好。 答案：原碼 反碼 補碼 X＝ 10111101 00 10111101 00 10111101 00 10111101 Y＝－ 00101011 11 00101011 11 11010100 11 11010101 X－ Y=00 11101000 00 11101000 00 11101000 二、判斷題 1． ASCII編碼是一種漢字字符編碼； 2．一般采用補碼運算的二進(jìn)制減法器，來實現(xiàn)定點二進(jìn)制數(shù)加減法的運算； 3．在浮點數(shù)表示法中，階碼的位數(shù)越多，能表達(dá)的數(shù)值精度越高； 4．只有定點數(shù)運算才可能溢出，浮點數(shù)運算不會產(chǎn)生溢出。 答案：（ ） 10＝（ ）BCD＝（ ） 2＝（ ）16 （ 1AB） 16＝（ 000110101011） 2＝（ 427） 10 6．已知 X＝－ ， Y＝ ，分別計算 X和 Y 的原碼、補碼、－ X和－ Y 的補碼、 X＋ Y 的補碼、 Y－ X的補碼。 [X]原＝ 00 10111101, [X]反＝ 00 10111101, [X]補＝ 00 10111101 [Y]原＝ 11 00101011, [Y]反＝ 11 11010100, [Y]補＝ 11 11010101 [X]補 +[Y]補＝ 00 10010010 5．將十進(jìn)制數(shù)（ ） 10 變成 BCD碼、二進(jìn)制數(shù)和 16進(jìn)制數(shù)，將（ 1AB）16 變換成二進(jìn)制數(shù)和十進(jìn)制數(shù)。 （ 1） 17； [X]原＝ 00010001， [X]補＝ 00010001 （ 2） 17； [X]原＝ 10010001， [X]補＝ 11101111 3．已知下列各 [x]原，分別求它們的[x]反和 [x]補。 [X]原 = [Y]原 = [X]補= [Y]補 = [X+Y]補= 形成性考核練習(xí)冊練習(xí)題 一、計算題 1．將十六進(jìn)制數(shù)據(jù) 表示成二進(jìn)制數(shù)，然后表示成八進(jìn)制數(shù)和十進(jìn)制數(shù) 。 [X]原 =010111101 [Y]原= 1 00101011 [X]補 =0 1011101 [Y]補=1 11010101 [XY]補 =0 11101000 7．將十進(jìn)制數(shù) 0. 288 和 49 化成二進(jìn)制數(shù)，再寫出各自的原碼、反碼、補碼表示（符號位 和數(shù)值位共 8位）。 ()10=()BCD=(10101)2 =()16 (1AB)16 = (000110101011)2=(427)10 4．已知定點小數(shù)的真值X = ， Y=0. 0001，分別計算 (1)[X]原 =() [X]補=() [x]補 =() (2)[Y]原 =() [Y]補=(0． 0001) [Y]補 =() (3)[X+Y]補 =() [Y X]補=() 和 47 化成二進(jìn)制數(shù)，再寫出各自的原碼、反碼、補碼表示 (符號位 和數(shù)值位共 8位 )。 四、計算題（每小題 10 分，共 20分） 1．把正確的答案或選擇寫進(jìn)括號內(nèi)（二進(jìn)制需要小數(shù)點后保留 8 位）。由于通信雙方使用同一時鐘信號，完成對地址、控制和數(shù)據(jù)信號的送出與接收，所以 有比較高的數(shù)據(jù)傳輸率 別是什么？說明通信雙方如何聯(lián)絡(luò)？ 答：同步通信與異步通信的主要區(qū)別是前者有公共時鐘，總線上的所有設(shè)備按統(tǒng)一的時序、統(tǒng)一的傳輸周期進(jìn)行信息傳輸，通信雙方按事先約好的時序聯(lián)絡(luò)。這個共用的時鐘信號通常由 CPU的總線控制邏輯提供 ，這里稱它為總線時鐘。 傳送控制中的同步通信方式？（ 7 分） 答：交換數(shù)據(jù)的過程中，通信設(shè)備的雙方都需要對時間上的配合關(guān)系進(jìn)行控制，這就是數(shù)據(jù)傳送控制，或稱為總線通信控制，通常又稱為同步問題。為此， CPU必須再提供一個時鐘信號，通知接收設(shè)備接受已發(fā)送過去的數(shù)據(jù)。數(shù)據(jù)傳送時雙方使用各自的時鐘信號的通信方式稱為異步通信方式。與中斷請求相似，這些主設(shè)備使用總線的優(yōu)先級高低是不同的，總線仲裁器一定是把總線使用權(quán)優(yōu)先分配給優(yōu)先級高的主設(shè)備使用。 ？（ 7 分） 答：數(shù)據(jù)傳輸總耍在計算機(jī)的兩個部件之間進(jìn)行，必須由總線主設(shè)備首先啟動這次傳輸過程，即申請總線使用權(quán)并發(fā)出命令控制總線運行，而總線從設(shè)備則只能響應(yīng)由主設(shè)備發(fā)出的命令并執(zhí)行讀寫操作。 ？（ 7 分） 答：總線周期，通常指的是通過總線完成一次內(nèi)存讀寫操作或完成一次輸入／輸出設(shè)備的讀寫操作所必需的時間。 ：存取周期、存取容量 答：存取周期是存儲器進(jìn)行兩次連續(xù)、獨立的操作（讀或?qū)懀┲g的最小間隔時間。 儲器系統(tǒng)，是建立在程序的什么原理之上的 ?這一原理 主資體現(xiàn)在哪些方面 ? (8分 ) 答：多級結(jié)構(gòu)的存俺器系統(tǒng)的運行原理是建立在程序運行的局部性原理之上的。 的特性有那些主要區(qū)別？各自主要應(yīng)用在什么地方？（ 7 分） 答：由于動態(tài)存儲器集成度高，生產(chǎn)成本低，被廣泛地用于實現(xiàn)要求更大容量的主存儲器。高速緩沖存儲器使用靜態(tài)存儲器芯片實現(xiàn)，主存儲器通常使用動態(tài)存儲器芯片實現(xiàn)，而輔助存儲器（或虛擬存儲器）通常則使用快速磁盤設(shè)備上的一片存儲區(qū)。其中高速緩沖存儲器的存取速度與 CPU速度處于同一個數(shù)量級，但其具有價格高、功耗大、集成度低的特點，所以不適合用作大容量的存儲器；主存儲器的存取速度略低，價格略高，具有集成度高、功耗低的特點，用來存儲經(jīng)常使用的數(shù)據(jù)或程序；輔助存儲器是存取速度相對較慢但存儲容量較大的存儲器，用來存儲不太常用的大部分程序 和數(shù)據(jù)。在程序執(zhí)行過程中，將按照指令及其執(zhí)行步驟，依次 從控制存儲器中讀出一條微指令，用敬指令中的微命令字段控制各執(zhí)行部件的運行功能，并用 下地址字段形成下一條微指令的地址，使得微程序可以連續(xù)運行。 理。 計算機(jī)的最本質(zhì)的功能是連續(xù)執(zhí)行指令，而每一條指令往往又要分成幾個執(zhí)行步驟才得以完成。 和它的基本功能。 來區(qū)分和表示指令不同的執(zhí)行步驟的？它的基本工作原理是什么？ 答：在硬連線控制器中，由節(jié)拍發(fā)生器 ( timing)來區(qū)分指令不同的執(zhí)行步驟的。 、機(jī)器周期和時鐘周期？三者有何關(guān)系？ 答：指令周期通 常是指計算機(jī)執(zhí)行一條指令所用的時間。第二部分是指令的操作數(shù)地址，它用于給出被操作的信息（指令或數(shù)據(jù)）的地址，包括參加運算的一個或多個操作數(shù)所在的地址，運算結(jié)果的保存地址，程序的轉(zhuǎn)移地址、被調(diào)用的子程序的人口地址等。一個指令周期往往要包含幾個執(zhí)行步驟，例如可能包括讀取指令、指令譯碼和讀寄存器組、 ALU執(zhí)行運算、讀寫內(nèi)存或接口、 數(shù)據(jù)寫回寄存器組這 5個步囊。此時應(yīng)在指令字中給出該存儲單元的地址。通常用設(shè)備編號、或設(shè)備人 出端口地址、或設(shè)備映像地址（與內(nèi)存儲器地址統(tǒng)一編址的一個設(shè)備地址編號）來表示。此時應(yīng)在指令字中給出用到的寄存器編號（寄存器名），通用寄存器的數(shù)量一般為幾個、十幾個，故在指令字中須為其分配 5 或更多一點的位數(shù)來表示一個寄存器。 ( ) 20．按數(shù)據(jù)傳送方式的不同，計算機(jī)的外部接口可分為串行接口和并行接口兩大類。 ( ) 18．硬連線控制器中，每條指令不同的執(zhí)行步驟是通過控制信號形成部件的不同編碼狀態(tài)來區(qū)分的。 (√ ) DMA方式高速傳輸數(shù)據(jù)時，數(shù)據(jù)傳送是通過為 DMA專設(shè)的數(shù)據(jù)總錢傳輸?shù)摹?(√ ) ? CPU 系統(tǒng)中，不是所有指令使用相同的執(zhí)行時間，而是指令需要幾個周期就為其分配幾個周期。 ( √ ) ? 2 種浮點數(shù)，前者尾數(shù)長、階碼短，后者尾數(shù)短、階碼長，其他規(guī)定均相同，則前者可表示的數(shù)的范圍大但精度低。 (√ ) 10．在 Cache 的地址映射中，全相聯(lián)映射是指主存中的任意一字塊均可映射到 Cache 內(nèi)任意一字塊位置的一種映射方式。 ( ) ? 8．隨著 CPU速度的不斷提升，程序查詢方式很少被采用的原因是 CPU 與外設(shè)串行工作。 ( √ ) ? 6．計算機(jī)中的流水線是把若干個子過程合成為一個過程，使每個子過程實現(xiàn)串行運行。 ( √ ) ? 的出錯，并能確定出錯的位置（ ） 3．直接尋址是在指令字中直接給出操作數(shù)本身而不再是操作數(shù)地址。 A. 直接存儲器訪問方式 B. 程序查詢方式 C. 程序中斷方式 D. I/O 通道方式 二、 判斷題（將判斷結(jié)果填在括弧內(nèi)，正確打√號，錯誤打號。 A. 中斷嵌套 B. 中斷請求 C. 中斷響應(yīng) ，使用（節(jié)拍發(fā)生器）來區(qū)別指令不同的執(zhí)行步驟。 3 給用戶提供比主存容量大得多的邏輯編程空間 。 8 位 B．其地址線為 16 位 C． 其地址線與 8 有關(guān) D．其地址線與 8 無關(guān) 50． CPU 正在處理優(yōu)先級低的一個中斷的過程中又可以響應(yīng)更高優(yōu)先級中斷的解決中 斷優(yōu)先級別問題的辦法被稱為 ( A )。 A．指令指針 lP B．地址寄存器 AR C．指令寄存器 IR D．程序計數(shù)器PC 48．指令流水線需要處理好 ( A )3 個方面問題。 45．組成一個運算器需要多個部件，但下面所列 ( B )不是組成運算器的部件 A．狀態(tài)寄存器 C． ALU D．通用寄存器 46．關(guān)于操作數(shù)的來源和去處，表述不正確的是 ( D )。 ①分析指令、②讀取指令、③執(zhí)行指令等幾個步票，他們的執(zhí)行順序應(yīng)該是 ( D )。 41. 在控制器中，部件（程序計數(shù)器 PC）用于存放下一條指令的地址。 A．并行技術(shù) C．緩沖技術(shù) D．虛存技術(shù) ( D )。 A．其地址線也為 8位 B．其地址線為 16 位 8 無關(guān) D．其地址線與 8 有關(guān) 38．虛擬存儲器管理系統(tǒng)的基礎(chǔ)是程序的局部性原理，因此虛存的目的是為了給每個用戶提供比主存容量 ( B )編程空間。 制下完成的