片機(jī)八路搶答器課程設(shè)計-文庫吧資料
2025-06-12 06:29本頁面
【正文】 下 一次搶答。 三、硬件 電路 設(shè)計 單片機(jī)實(shí)現(xiàn)搶答的原理圖： N N Y N N Y Y Y 開始 數(shù)碼管不顯示 開始搶答 主 持 人按 鍵開始？ 有鍵按下？ 鍵盤掃描 數(shù)碼管顯示并答題 對應(yīng)燈亮 等待 等待 8 搶答電路的接口電路 參考電路如 上 圖所示。 搶答功能： 通過八路按鍵配合程序來實(shí)現(xiàn)搶答功能。如果再次搶答必須由主持人再次操作 “開始、停止” 狀態(tài)開關(guān)。選手搶答時，搶答器完成：優(yōu)先判斷、編號鎖存、編號顯示 ，對應(yīng)選手燈亮 。 其原理框圖如下 : 7 如 圖所示為 電路 框圖。 2單片機(jī)有一般電腦所必須的器件，如三態(tài)雙向總線，串并行的輸入及輸出引腳，可擴(kuò)充為各種規(guī)模的微電腦系統(tǒng) 。整個系統(tǒng)具有極其靈活的可編程性，能方便地對系統(tǒng)進(jìn)行功能的擴(kuò)張和更改。 二、總體設(shè)計 （一）設(shè)計思路 該系統(tǒng)采用 51 系列單片機(jī) AT89C51 作為控制核心，該系統(tǒng)可以完成運(yùn)算控制、信號識別以及顯示功能的實(shí)現(xiàn)。 XTAL2： 振蕩器反相放大器的輸出端。 XTAL1： 振蕩器反相放大器的及內(nèi)部時鐘發(fā)生器的輸入端。 Flash存儲器編程時，該引腳加上 +12V的編程允許電源 Vpp，當(dāng)然這必須是該器件是使用 12V編程電壓 Vpp。需注意的是：如果加密位 LB1被編程，復(fù)位時內(nèi)部會鎖存 EA端狀態(tài)。 EA/VPP： 外部訪問允許。在此期間，當(dāng)訪問外部數(shù)據(jù)存儲器，這兩次有效的 PSEN————信號 不出現(xiàn)。 即使不訪問外部存儲器， ALE 仍以時鐘振蕩頻率的 l／ 6 輸出固定的正脈沖信號，因此它可對外輸出時鐘或用于定時目的。 RST： 復(fù)位輸入。 P3口除了作為一般的 I/O口線外，更重要的用途是它的第二功能，如下表 31所示： 表 31 P3口的第二功能 5 P3口還接收一些用于 Flash閃速存儲器編程和程序校驗(yàn)的控制信號。對 P3 口寫入“ 1”時，它們被內(nèi)部上拉電阻拉高并可作為輸入端口。 P3口： P3口是一組帶有內(nèi)部上拉電阻的 8 位雙向 I/O 口。 Flash編程或校驗(yàn)時， P2亦接收高位地址和其它控制信號。在訪問外部程序存儲器或 16位地址的外部數(shù)據(jù)存儲器（例如執(zhí)行 MOVXDPTR指令）時， P2口送出高 8位地址數(shù)據(jù)。 P2口： P2是一個帶有內(nèi)部上拉電阻的 8位雙向 I/O口， P2的輸出緩沖級可驅(qū)動（吸收或輸出電流） 4個 TTL邏輯門電路。 FIash編程和程序校驗(yàn)期間， P1接收低 8位地址。對端口寫“ 1”，通過內(nèi)部的上拉電阻把端口拉到高電平，此時可作輸入口。 在訪問外部數(shù)據(jù)存儲器或程序存儲器時，這組口線分時轉(zhuǎn)換地址（低 8位）和數(shù)據(jù)總線復(fù)用，在訪問期間激活內(nèi)部上 拉電阻。 P0 口： P0 口是一組 8 位漏極開路型雙向 I/O 口，也即地址 /數(shù)據(jù)總線復(fù)用口。 Vcc：電源電壓 掉電方式保存 RAM中的內(nèi)容，但振蕩 器停止工作并禁止其它所有部件工作直到下一個硬件復(fù)位。同時， AT89C51可降至 0Hz的靜態(tài)邏輯操作，并支持兩種軟件可選的節(jié)電工作模式。可編程串行 UART通道 2個 16位定時 /計數(shù)器 128 8字節(jié)內(nèi)部 RAM 全靜態(tài)操作： 0Hz－ 24MHz 4k字節(jié)可重擦寫 Flash閃速存儲器 主要性能參數(shù)： 12345678RESET9RXD10TXD11INT012INT113T014T115WR16RD17XTAL118XTAL219GND2021
畢業(yè)設(shè)計相關(guān)推薦
鄂ICP備17016276號-1