【正文】 置。 PCB 的一面布垂直線，而另一面則布水平線。但與其試著去找出所有可能的環(huán)路，還不如采取下列步驟來減小環(huán)路面積： 1） 電源線與地線應(yīng)緊靠在一起以減小電源和地間的環(huán)路面積。較小的環(huán)路中通過的磁通量也較少，因此感應(yīng)出的電流也較小，這就說明環(huán)路面積必須最小。下面詳細(xì)闡述通過上述方法解決問題 a)保持環(huán)路面積最小 任意一個電路回路中有變化的 磁通量穿過時，將會在環(huán)路內(nèi)感應(yīng)出電流。 防靜電設(shè)計 為了便于對系統(tǒng)硬件解決進(jìn)行討論，將系統(tǒng)上的靜電放電效應(yīng)劃分成以下三個部分： 一、 靜電放電之前靜電場的效應(yīng)；二、 放電產(chǎn)生的電荷注入效應(yīng)；三、 靜電放電電流產(chǎn)生的場效應(yīng) 盡管印刷線路板（通 常也稱之為 PCB）的設(shè)計會對上述三種效應(yīng)都產(chǎn)生影響，但是主要是對第三種效應(yīng)產(chǎn)生影響。模擬信號所考慮的電路參量完全不同于數(shù)字信號。因為 LED 需要的驅(qū)動電流可以大于從簡單邏輯輸出級可獲得的電流，所以往往需要特殊的驅(qū)動電路。所以在早期必須為 LED 提供過量電流，以使隨時間推移仍能提供足夠的輸出光強?，F(xiàn)在有幾件基于 LED IC 可用，其數(shù)據(jù)速率為 10Mbps 及以上。假若數(shù)據(jù)流是位串行的，則選擇方案范圍從簡單光耦合器到隔離收發(fā)器 IC。隔離可將信號分離到一個干凈的信號子系統(tǒng)地。這允許發(fā)送和接收端外的地或基準(zhǔn)電平之差值可以高達(dá)幾千伏，并且防止了可能損害信號的不同地電位之間的環(huán)路電流。 4）在速度能滿足要求的前提下，盡量降低 單片機的晶振和選用低速數(shù)字電路。 3）對于單片機閑置的 I/O 口，不要懸空，要接地或接電源。 2）布線時，電源線和地線要盡量粗。 c) 提高敏感器件的抗干擾性能 提高敏感器件的抗干擾性能是指從敏感器件這邊考慮盡量減少對干擾噪聲 的拾取，以及從不正常狀態(tài)盡快恢復(fù)的方法。大功率器件盡可能放在電路板邊緣。 A/D、 D/A 芯片布線也以此為原則 。盡可能把干擾源（如電機，繼電器）與敏感元件（如單片機）遠(yuǎn)離。此措施可 解決許多疑難問題。 3）注意晶振布線。 2）如果單片機的 I/O 口用來控制電機等噪聲器件，在 I/O 口與噪聲源之間應(yīng)加隔離（增加 π 形濾波電路）。許多單片機對電源噪聲很敏感 ,要給單片機電源加濾波電路 或穩(wěn)壓器，以減小電源噪聲對單片機的干擾。 切斷干擾傳播路徑的常用措施如下： 1）充分考慮電源對單片機的影響。所謂輻射干擾是指通過空間輻射傳播到敏感器件的干擾。高頻干擾噪聲和 有用信號的頻帶不同，可以通過在導(dǎo)線上增加濾波器的方法切斷高頻干擾 噪聲的傳播，有時也可加隔離光耦來解決。 b)切斷干擾傳播路徑 按干擾的傳播路徑可分為傳導(dǎo)干擾和輻射干擾兩類。注意高頻電容的布線，連線應(yīng)靠近電源端并盡量粗短，否則，等于增大了電 容的等效串聯(lián)電阻，會影響濾波效果。 3）給電機加濾波電路，注意電容、電感引線要盡量短。僅加 續(xù)流二極管會使繼電器的斷開時 間滯后，增加穩(wěn)壓二極管后繼電器在單位時間內(nèi)可 動作更多的次數(shù)。減小干擾源的 di/dt 則是在干擾源回路串聯(lián)電感或電阻以及增加續(xù)流二極管來實現(xiàn)。這是抗干擾設(shè)計中最優(yōu) 先考慮和最重要的原則，常常會起到事半功倍的效果。 抗干擾設(shè)計的基本原則是：抑制干擾源，切斷干擾傳播路徑，提高敏感 器件的 抗 干擾性能。 敏感器件，指容易被干擾的。 傳播路徑，指干擾從干擾源傳播到敏感器件的通路或媒介。形成干擾的基本要素有三個： 干擾源，指產(chǎn)生干擾的元件、設(shè)備或信號，用數(shù)學(xué)語言描述如下： du/dt， di/dt 大的地方就是干擾源。 6）、 對一些不理想的線形進(jìn)行修改。 4）、 模擬電路和數(shù)字電路部分，是否有各自獨立的地線。 2）、 電源線和地線的寬度是否合適，電源與地線之間是否緊耦合在 PCB 中是否還有能讓地線加寬的地方。 標(biāo)準(zhǔn)元器件兩腿之間的距離為 英寸 (),所以網(wǎng)格系統(tǒng)的基礎(chǔ)一般就定為 英寸 ( mm)或小于 英寸的整倍數(shù)，如： 英寸、 英寸、 英寸等。網(wǎng)格過疏，通路太少對布通率的影響極大。網(wǎng)格過密，通路雖然有所增加，但步進(jìn)太小 ，圖 場的數(shù)據(jù)量過大，這必然對設(shè)備的存貯空間有更高的要求。多層板的接電（地）層腿的處理相同。 2) 容易造成虛焊點。因為最好是保留地層的完整性。 b) 信號線布在電（地）層 上 在多層印制板布線時，由于在信號線層沒有布完的線剩下已經(jīng)不多，再多加層數(shù)就會造成浪費也會給生產(chǎn)增加一定的工作量，成本也相應(yīng)增加了，為解決這個矛盾，可以考慮在電（地）層上進(jìn)行布線。在要求高的場合要為內(nèi)導(dǎo)體提供 360176。其原因在于：印制電路板上有很多集成電路元件，尤其遇有耗電多的元件時，因受接地線粗細(xì)的限制，會在地線上產(chǎn)生較大的電位差，引起抗噪能力下降，若將接地線構(gòu)成環(huán)路，則會縮小電位差值，提高電子設(shè)備的抗噪聲能力。 第四、 接地線構(gòu)成閉環(huán)路。因此應(yīng)將接地線盡量加粗，使它能通過三倍于印制電路板的允許電流。要盡量加大線性電路的接地面積。低頻電路的地應(yīng)盡量采用單點并聯(lián)接地，實際布線有困難時可部分串聯(lián)后再并聯(lián)接地。當(dāng)工作頻率在 1～ 10MHz 時，如果采用一點接地，其地線長度不應(yīng)超過波長的 1/20，否則應(yīng)采用多點接地法。在地線設(shè)計中應(yīng)注意以下幾點： 第一、 正確選擇單點接地與多點接地 在低頻電路中，信號的工作頻率小于 1MHz，它的布線和器件間的電感影響較小，而接地電路形成的環(huán)流對干擾影響較大，因而應(yīng)采用一點接地的方式。如能將接地和屏蔽正確結(jié)合起來使用，可解決大部分干擾問題。同時，使電源線、地線的走向和數(shù)據(jù)傳遞的方向一致，這樣有助于增強抗噪聲能力?；蚴亲龀啥鄬影?，電源，地線各占用一層。 2）、 盡量加寬電源、地線寬度，最好是地線比電源線寬，它們的關(guān)系是：地線＞電源線＞信號線，通常信號線寬為： ～ ,最經(jīng)細(xì)寬度可達(dá) ～,電源線為 ～ mm 。 此外，還應(yīng)注意以下兩點：在印制板中有接觸器、繼電器、按鈕等元件時，操作它們時 均會產(chǎn)生較大火花放電，必須采用 RC 電路來吸收放電電流。 第三、 對于抗噪能力弱、關(guān)斷時電源變化大的器件，如 RAM、 ROM 存儲器件，應(yīng)在芯片的電源線和地線之間直接接入退藕電容。如有可能，接 100uF以上的更好。 1）、 眾所周知的是在電源、地線之間加上去耦電容。 a) 電源、地線的處理 既使在整個 PCB 板中的布線完成得都很好，但由于電源、 地線的考慮不周到而引起的干擾，會使產(chǎn)品的性能下降，有時甚至影響到產(chǎn)品的成功率。一般先進(jìn)行探索式布經(jīng)線，快速地把短線連通， 然后進(jìn)行迷宮式布線，先把要布的連線進(jìn)行全局的布線路徑優(yōu)化，它可以根據(jù)需要斷開已布的線。必要時應(yīng)加地線隔離，兩相鄰層的布線要互相垂直，平行 容易產(chǎn)生寄生耦合。 PCB 布線有單面布線、 雙面布線及多層布線。 因此，實際電容器都有自諧振頻率，在自諧振頻率以下，電容器呈 電容性；高于自諧振頻率時，電容器呈電感性，阻抗隨頻率增高而增大，使旁路作用大大下降。電容器的自諧振頻率是決定電容設(shè)計的關(guān)鍵參數(shù)。平滑或容納電容是用來解決開關(guān)器件工作時電源電壓會產(chǎn)生突降的問題。旁路電容能消除高頻輻射噪聲。電路中的電容可分為退耦電容、旁路電容和容納電容三類。 j) 為了減少平行走線時的串?dāng)_，必要時可增加印刷線條間的距離；或在走線之間有意識地安插一根零伏線，作為線條之間的隔離；如有可能，在 PCB 板的接口處加 RC 低通濾波器或 EMI 抑制元件（如磁珠、信號濾波器等），以消除連接線的干擾；但是要注意不要影響有用信號的傳輸； PCB 板的信號接口要盡可能多地分配一些零伏線的連接腳，并均勻地將信號線分開。特別是要注意時鐘部分的走線，因為這部分是整個電路中工作頻率最高的。另外，整塊印制板上的電源和地線要呈 “ 井 ” 字分布，以便使布線的電流達(dá)到均衡。要為模擬電路專門提供一根零伏線。 g) 接地板上充滿高頻電流和干擾場形成的渦流，因此，在接地點之間構(gòu)成許多回路，這些回路的直徑（或接地點間距）應(yīng)小于最高頻率波長的 1/20。 f) 接地電流流經(jīng)接地線時，會產(chǎn)主傳輸線效應(yīng)和天線效應(yīng)。所以，接地引線具有一定的阻抗并且構(gòu)成電氣回路，不管是單點接地還是多點接地，都必須構(gòu)成低阻抗回路進(jìn) 入真正的地或機架。 d) 時鐘電路和高頻電路是主要的干擾和輻射源，一定要單獨安排、遠(yuǎn)離敏感電路。 c) 數(shù)字電路的電磁兼容設(shè)計中要考慮的是數(shù)字脈沖的上升沿和下降沿所決定的頻帶寬而不是數(shù)字脈沖的重復(fù)頻率。模擬的和數(shù)字的地、 電源都要分開，不能混用。把數(shù)字電路和模擬電路分開，有條件時將數(shù)字電路和模擬電路安排在不同層內(nèi)。有助于降低線路板內(nèi)部的串?dāng)_、公共阻抗耦合和輻射發(fā)射。如 原理圖所示 晶振和 555定時器 輸入端都易產(chǎn)生噪聲，要相互靠近些。 PCB 布局 印制電路板大小要適中，過大時印制線條長，阻抗增加，不僅抗噪聲能力下降，成本也高；過小，則散熱不好，同時易受臨近線條干擾。 電磁兼容性是指電子設(shè)備在各種電磁環(huán)境中仍能夠協(xié)調(diào)、有效地進(jìn)行工作的能力。例如，如果印制板兩條細(xì)平行線靠得很近，則會形成 信號波形的延遲， 在傳輸線的終端形成反射噪聲。 生成的 PCB 圖如圖 ： 圖 PCB圖 4 報警器電路 PCB設(shè)計要點 電磁兼容設(shè)計 目前電子器材用于各類電子設(shè)備和系統(tǒng)仍然以印制電路板為主要裝配方式。 q) 整理和打印各種文檔。 o) 產(chǎn)生 BOM 文件并導(dǎo)出后編輯成符合公司內(nèi)部規(guī)定的格式。 m) 最后再做一次 DRC 選擇其中 Clearance Constraints Max/Min Width Constraints Short Circuit Constraints 和 UnRouted Nets Constraints 這幾項，按 Run DRC 鈕，有錯則改正全部正確后存盤。 k) 對所有過孔和焊盤補淚滴 補淚滴可增加它們的牢度，但會使板上的線變得較難看。 并回原理圖中選 ToolsBack Annotate 并選擇好新生成的那個 *.WAS 文件后，按 OK 鈕。 最后取消單層顯示模式，存盤。 2)、點擊菜單命令 Auto Route/All 開始自動布線 3)、對布線進(jìn)行手工初步調(diào)整 i) 切換到單層顯示模式下（點擊菜單命令 Tools/Preferences，選中對話框中 Display 欄的 Single Layer Mode） 將每個布線層的線拉整齊和美觀。 其余各項一般可用它原先的缺省值。整個板范圍的首選項一般取 ，另添加一些網(wǎng)絡(luò)或 網(wǎng)絡(luò)組（ Net Class）的線寬設(shè)置，如地線、 +5 伏電源線、交流電源輸入線、功率輸出線和電源組等。 選DesignRules 一般需要重新設(shè)置以下幾點 : 1)、安全間距 (Routing 標(biāo)簽的 Clearance Constraint) 它規(guī)定了板上不同網(wǎng)絡(luò)的走線焊盤過孔等之間必須保持的距離。 f) 根據(jù)情況再作適當(dāng)調(diào)整然后將全部器件鎖定 板 上有重的器件或較大的接插件等受力器件邊上也應(yīng)加固定螺絲孔，有需要的話可在適當(dāng)位置放上一些測試用焊盤，最好在原理圖中就加上。注意：零件布局，應(yīng)當(dāng)從機械結(jié)構(gòu)散熱、電磁干擾、將來布線的方便性等方面綜合考慮。布線的關(guān)鍵是布局，多數(shù)設(shè)計者采用手動布局的形式。因此，原理圖設(shè)計時，零件的封裝可能被遺忘，在引進(jìn)網(wǎng)絡(luò)表時可以根據(jù)設(shè)計情況來修改或補充零件的封裝。 這一步是非常重要的一個環(huán)節(jié)，網(wǎng)絡(luò)表是 PCB 自動布線的靈魂，也是原理圖設(shè)計與印象電路板設(shè)計的接口，只有將網(wǎng)絡(luò)表裝入后，才能進(jìn)行電路板的布線。 2)、規(guī)劃電路板，主要是確定電路板的邊框，包括電路板的尺寸大小等等。 b) 畫出自己定義的非標(biāo)準(zhǔn)器件的封裝庫 ,將自己所畫的器件都放入一個自己建立的 PCB 庫專用設(shè)計文件。 2)、手工更改網(wǎng)絡(luò)表將一些元件的固定用腳等原理圖上沒有的焊盤定義到與它相通的網(wǎng)絡(luò)上，沒任何物理連接的可定義到地或保護(hù)地等。 89C2051 適合于家用電器控制，分布式測控網(wǎng)絡(luò)， I/O 量不足不是很大的應(yīng)用系統(tǒng)。 d) 應(yīng)用 就目 前中國市場的情況來看， 89C2051 有很大的市場。 由于 PIC 芯片中無標(biāo)準(zhǔn)串等口，所以在單片機的聯(lián)網(wǎng)應(yīng)用上面， PIC不太適合。從元器件的成本，電路板的面積和加密性來看，使用 89C2051 都是 合算的。 2）將普通 8031/80C31 仿真器的仿真插頭中 ～ 和 ～ 引出來仿真 205T,這種方法可以運用單步、斷點的調(diào)試方法，但是仿真不夠真實，比如， 2051 的內(nèi)部模擬比較器功能， P1 口、 P3 口的增強下拉能力等等。調(diào)試人員可以采用程序編輯 編譯 固化 插到電路板中試驗這樣反復(fù)循環(huán)的方法，對于熟練的 MCS51程序員來說，這種調(diào)試方法并不十分困難。 b) 軟硬件的開發(fā) 89C2051 可以采用下面 2種方法開發(fā)應(yīng)用系統(tǒng)。 引出端符號： 1A～ 6A 數(shù)據(jù)輸入端， VDD 正電源， Vss 地， 1Y～ 6Y 數(shù)據(jù)輸入端 VDD V SS 1 2 3 5 6 7 4