【正文】 則》。在參考文獻(xiàn)之外，若有注釋的話，建議采用夾注，即緊接文句，用圓括號標(biāo)明。當(dāng)提及的參考文獻(xiàn)為文中直接說明時，其序號應(yīng)該與正文排齊，如“由文獻(xiàn) [8， 10～ 14]可知”。 參考文獻(xiàn) 正文中引用文獻(xiàn)標(biāo)示應(yīng)置于所引內(nèi)容最末句的右上角，用小五號字體。層次代號格式見表 1 和表 2。標(biāo)題中盡量不用英文縮寫詞，對必須采用者，應(yīng)使用本行業(yè)的通用縮寫詞。 各章標(biāo)題要突出重點、簡明扼要。文科、管理類可視論文需要進(jìn)行，編寫到 2～ 3 級標(biāo)題。 目錄 目錄應(yīng)包括論文中全部章節(jié)的標(biāo)題及頁碼，含中、外文摘要；正文章、節(jié)題目； 參考文獻(xiàn)；致謝；附錄。 摘要 中文摘要一般為 300 字左右，外文摘要應(yīng)與中文摘要內(nèi)容相同，在語法、用詞和書寫上應(yīng)正確無誤，摘要頁勿需寫出論文題目。 頁碼 用小五號字，居中標(biāo)于頁面底部 。 頁眉 、 頁腳 邊距分別為 和 。單數(shù)頁眉的文字為“章及標(biāo)題”；雙數(shù)頁眉的文字為“大學(xué)本科生畢業(yè)設(shè)計（論文）”。 頁眉。 論文版面 設(shè)置為：畢業(yè)論文 B5 紙 、 縱向、 為 橫排 、 不分欄， 上下頁邊距分別為 和 2cm，左右 頁邊距分別為 2cm，對稱頁邊距、 左側(cè)裝訂 并裝訂線為 0cm、 奇偶頁不同、無網(wǎng)格。 藝術(shù)類 論文正文字?jǐn)?shù) 3 000～ 5 000 字。其中漢語言文學(xué)專業(yè)不少于 7 000 字。 大慶師范學(xué)院本科畢業(yè)論文（設(shè)計） 17 論文書寫規(guī)定 論文正文字?jǐn)?shù) 理工類 論文正文字?jǐn)?shù)不少于 20 000 字。內(nèi)容應(yīng)簡潔明了、實事求是，避免俗套。 引用網(wǎng)上參考文獻(xiàn)時，應(yīng)注明該文獻(xiàn)的準(zhǔn)確網(wǎng)頁地址，網(wǎng)上參考文獻(xiàn)不包含在上述規(guī)定的文獻(xiàn)數(shù)量之內(nèi)。 產(chǎn)品說明書、各類標(biāo)準(zhǔn)、各種報紙上刊登的文章及未公開發(fā)表的研究報告（著名的內(nèi)部報告如 PB、 AD 報告及著名大公司的企業(yè)技術(shù)報告等除外）不宜做為參考文獻(xiàn)引用。對理工類論文，參考文獻(xiàn)數(shù)量一般應(yīng)在 15 篇以上，其中學(xué)術(shù)期刊類文獻(xiàn)不少于 8 篇，外文文獻(xiàn)不少于 3 篇；對文科類、管理類論文，參考文獻(xiàn)數(shù)量一般為 10～ 20 篇，其中學(xué)術(shù)期刊類文獻(xiàn)不少于 8 篇，外文文獻(xiàn)不少于 3 篇。 參考文獻(xiàn) 參考文獻(xiàn)是論文不可缺少的組成部分，它反映了論文的取材來源和廣博程度。 結(jié)論 結(jié)論作為單獨(dú)一章排列，但不 加章號。論文主體的內(nèi)容要求參照《大學(xué)本科生畢業(yè)設(shè)計（論文）的規(guī)定》第五章。 畢業(yè)設(shè)計（論文）緒論部分字?jǐn)?shù)不多于全部論文字?jǐn)?shù)的 1/4。 文管類論文的緒論是畢業(yè)論文的開頭部分，一般包括說明論文寫作的目的與意義，對所研究問題的認(rèn)識以及提出問題。 緒論 緒論一般作為論文的首篇。 目錄 目錄應(yīng)獨(dú)立成頁，包括論文中全部章、節(jié)的標(biāo)題及頁碼。摘要中不宜使用公式、圖表，不標(biāo)注引用文獻(xiàn)編號，避免將摘要寫成目錄式的內(nèi)容介紹。 摘要與關(guān)鍵詞 摘要 本科生畢業(yè)設(shè)計（論文）的摘要均要求用中、英兩種文字給出，中文在前。 題目 論文題目應(yīng)恰當(dāng)、準(zhǔn)確地反映論文的主要研究內(nèi)容。指導(dǎo)教師應(yīng)加強(qiáng)指導(dǎo)，嚴(yán)格把關(guān)。它既是本科學(xué)生開始從事工程設(shè)計、科學(xué)實驗和科學(xué)研究的初步嘗試，也是學(xué)生在教師的指導(dǎo)下，對所進(jìn)行研究的適當(dāng)表述，還是學(xué)生畢業(yè)及學(xué)位資格認(rèn)定的重要依據(jù)。并根據(jù)給定要求設(shè)計數(shù)字電路，加深對軟硬件的掌握與應(yīng)用。 通過本次畢業(yè)論文設(shè)計來學(xué)習(xí)集成開發(fā)軟件 MaxPlusⅡ 的使用及設(shè)計過程。實驗結(jié)果證明 ,該電路設(shè)計合理 ,具有比較可靠的工作方式和很強(qiáng)的適應(yīng)性。報警電路、搶答電路在實驗室進(jìn)行了實驗驗證 ,并 對部分電路用軟件進(jìn)行了仿真。這種數(shù)字系統(tǒng)的設(shè)計可以根據(jù)系統(tǒng)的行為功能要求 ,直接面向用戶的需求 ,自上至下地逐層完成相應(yīng)的描述、綜合、優(yōu)化、仿真與驗證 ,直到生成器件 ,體現(xiàn)了 EDA 的自動化特點。 設(shè)計電路各模塊仿真圖 圖 41 搶答鑒別仿真圖 圖 42 搶答鑒別元件圖 大慶師范學(xué)院本科畢業(yè)論文（設(shè)計） 12 圖 43 譯碼模塊仿真圖 圖 44 譯碼模塊元件圖 圖 45 計時模塊仿真圖 圖 46 計數(shù)元件圖 大慶師范學(xué)院本科畢業(yè)論文（設(shè)計） 13 圖 47 報警模塊仿真圖 圖 48 報警模塊元件圖 大慶師范學(xué)院本科畢業(yè)論文 (設(shè)計 ) 14 第五章 心得與體會 VHDL 語言設(shè)計的出現(xiàn)從根本上改變了之前建立于數(shù)字電路之 上的設(shè)計方式 , 使電路由硬件設(shè)計轉(zhuǎn)變?yōu)檐浖O(shè)計 ,使 VHDL 語言的編程設(shè)計成為電子設(shè)計的核心 ,進(jìn)而降低了電路的復(fù)雜程度 ,提高設(shè)計的靈活性 ,也方便了修改。圖 41中從波形來看 ,此設(shè)置使得 輸出各變量的值均滿足要求 ,驗證 本 設(shè)計的思路及程序是正確的。進(jìn)而選擇仿真的時間長度、仿真的時間間隔 ,并合理設(shè)置輸入變量的取值等。 大慶師范學(xué)院本科畢業(yè)論文 (設(shè)計 ) 11 第四章 仿真驗證 仿真驗證 編譯成功后進(jìn)行仿真，驗證設(shè)計的可行性。 END PROCESS。039。139。139。039。139。 大慶師范學(xué)院本科畢業(yè)論文（設(shè)計） 10 END 。 ENTITY ALARM IS PORT(CLEAR,WARN:IN STD_LOGIC。 LIBRARY IEEE。 END ARCHITECTURE THREE。LOW=LS。 END IF。 END IF。139。 LS=LS。139。LS=0000。139。HS=HS1。 THEN LS=LS1。EVENT AND CLK=39。039。LS=1001。139。 SIGNAL LS:STD_LOGIC_VECTOR(7DOWNTO 0)。 END COUNT。 WARN:OUT STD_LOGIC。 USE 。 LIBRARY IEEE。 VHDL 程序 這個模塊的輸入端有時鐘信號 CLK、系統(tǒng)復(fù)位信號 CLEAR 和一個 STOP 輸入信號；輸出端有秒時間狀態(tài)顯示信號高位 HIGH 和低位 LOW，無人搶答時計時中止警報信號 WARN。 END PROCESS。 WHEN OTHERS=QOUT=0000000。 WHEN 0111=QOUT=0000111。 WHEN 0101=QOUT=1101101。 WHEN 0011=QOUT=1001111。 WHEN 0001=QOUT=0000110。 END CODE。 ENTITY CODE IS PORT(INSTATES: IN STD_LOGIC_VECTOR(7 DOWNTO 0)。 USE 。 VHDL 程序 將搶答過程中鎖存的 BCD 碼 轉(zhuǎn)換成 7 段碼用于 LED 的顯示。 [蜂鳴器輸出 ] a=0000110WHEN g=00000001ELSE[數(shù)碼管輸出顯示 1] ?? [數(shù)碼 27輸出代碼略 ] 1111111WHEN g=10000000ELSE [數(shù)碼管輸出顯示 8] 1111110。 END PROCESS。 h=s(0)OR s(1)OR s(2)OR s(3)OR s(4)OR s(5)OR s(6)OR s(7)。 。 ) [判斷按鍵 8按下與否 ] THEN g(7)=39。OR g(6)=39。 OR g(5)=39。 OR g(4)=39。 OR g(3)=39。 OR g(2)=39。 OR g(1)=39。 ) AND NOT(g(0)=39。 OR g(7)=39。 ?? [按鍵 27狀態(tài)代碼略 ] IF(s(7)=39。139。139。139。139。139。139。139。139。139。139。 139。 ELSIF(clk39。039。139。 [對 信號進(jìn)行定義 ] SIGNAL b: STD_LOGIC。 VHDL 構(gòu)造體的設(shè)計部分 以并行處理語句 進(jìn)程 (PROCESS)語句為基本語句的 8 路搶答器實體部分 , 其程序以脈沖、復(fù)位和 8人搶答信號為敏感信號 ,當(dāng)其有變化時 ,進(jìn)程被激活 ,從而 內(nèi)部語句按順序開始執(zhí)行。 [對 8字管輸出端口進(jìn)行定義 ] bell: OUT STD_LOGIC)。 [對八 人搶答的輸入端口進(jìn)行定義 ] reset,clk: IN STD_LOGIC。而 8字管輸出管端口和蜂鳴器輸出端口（ 1個）是其輸出端口部分。 大慶師范學(xué)院本科畢業(yè)論文（設(shè)計） 6 單元電路 VHDL 設(shè)計 實體設(shè)計 在端口處共設(shè)計 8個輸出端口和 10個輸 入端口。 這個模塊中主要實現(xiàn)搶答過程中的計時功能，在搶答開始后進(jìn)行 N 秒的倒計時，并且在 N 秒倒計時后無人搶答的情況下顯示超時并輸出信號至 WARN 報警，或者只要 N 秒內(nèi)有人搶答，由搶答鑒別模塊輸出的 STOP 信號控制停止計時，并顯示優(yōu)先搶答者的搶答時刻，輸出一個信號經(jīng) WARN 傳至“搶答鑒別系統(tǒng)”，鎖存不再讓選手搶答。 將搶答過程中鎖存的 BCD 碼轉(zhuǎn)換成 7 段碼用于 LED 的顯示。在有效時間范圍（ N 秒）內(nèi)只要有人搶答， STOP 就有高電平輸出至“時間控制系統(tǒng)”的 STOP 端以控制倒計時的停止，并且對應(yīng)的 LED 指示燈點亮， STATES 鎖存輸出到譯 碼顯示模塊，用以顯示優(yōu)先搶答人的組號，并鎖定輸入端 S 以阻止系統(tǒng)響應(yīng)其他搶答者的信號。輸出端有對應(yīng)于 8 個編號的 8 個指示燈 LED 和 8 線 2 進(jìn)制輸出端 STATES（用于鎖存當(dāng)前的狀態(tài)），還有一個 STOP 端用于指示 S0,S1,S2,S3,S4,S5,S6,S7 按鈕狀態(tài)（控制計時器停止）。 在這個模塊中主要實現(xiàn)搶答過程中的搶答功能，并且能實現(xiàn)當(dāng)有一路搶答按鍵大慶師范學(xué)院本科畢業(yè)論文（設(shè)計） 5 按下時，該路搶答信號能將其余各路搶答封鎖的功能。搶答器共有 3 個輸出顯示，選手代號、計數(shù) 器的個位和十位，他們輸出全都為 BCD 碼輸出，這樣便于和顯示譯碼器連接。在整個搶答器中最關(guān)鍵的是如何實現(xiàn)搶答封鎖，在控制鍵按下的同時計數(shù)器倒計時顯示有效剩余時間。此設(shè)計中掃描譯碼控制的時鐘信號由分頻模塊產(chǎn)生 ,選用 512Hz。顯示譯碼驅(qū)動模塊采用掃描譯碼形式 ,也就是讓 LED輪流顯示 ,當(dāng)掃描速度夠快時看起來就像是 LED同時在顯示。用自頂向下的模塊化方法進(jìn)行 CPLD內(nèi)部設(shè)計 ,各模塊設(shè)計用 VHDL語言實現(xiàn) ,將電 路的硬件設(shè)計轉(zhuǎn)化為軟件設(shè)計。 f) CPLD的內(nèi)部設(shè)計是倒計時搶答器設(shè)計的核心部分。 d) 蜂鳴器報警電路 ,送高、低電平時 ,蜂鳴器發(fā)出嗡鳴。 b) 由解鎖開關(guān)按鍵 Reset實現(xiàn)主持人對電路的控制 ,當(dāng)按下按鍵 時低電平有效。若想進(jìn)行下次搶答須由主持人按動 清除 和 開始 開關(guān)。其完成的任務(wù)有：揚(yáng)聲器提示、編號顯示、編號鎖存、優(yōu)先判斷。 大慶師范學(xué)院本科畢業(yè)論文（設(shè)計） 3 第三章 八路數(shù)字計時搶答器設(shè)計 工作原理 若接通電源，主持人將開關(guān)撥到 清除 位置，搶答器處于禁止 狀態(tài)， LED顯示器滅燈，設(shè)定時間顯示在定時器上；主持人按下“開始”按鈕，從而搶答器開始工作，定時器進(jìn)行倒計時，揚(yáng)聲器發(fā)出提示。硬件電路設(shè)計還包括輸入輸出接口設(shè)計，詳細(xì)電路圖的繪制，并標(biāo)出芯片的型號、器件參數(shù)值，根據(jù)電路圖在仿真機(jī)上進(jìn)行調(diào)試，如若發(fā)現(xiàn)設(shè)計不當(dāng)之處及時修改，最終達(dá)到設(shè)計目的。硬件電路是采用結(jié)構(gòu)化系統(tǒng)設(shè)計方法，該方法保證設(shè)計電路的標(biāo)準(zhǔn)化、模塊化。軟件設(shè)計部分，首先在總體設(shè)計中完成系統(tǒng)總框圖和各模塊的功能設(shè)計，擬定詳細(xì)的工作計劃；然后進(jìn)行具體設(shè)計，包括各模塊的流程圖，選擇合適的編程語言和工具，進(jìn)行代碼 設(shè)計等；最后是對軟件進(jìn)行調(diào)試、測試，達(dá)到所需功能要求。 系統(tǒng)設(shè)計要點 系統(tǒng)設(shè)計主要包括硬件和軟件兩大部分，依據(jù)控 制系統(tǒng)的工作原理和技術(shù)性能，將硬件和軟件分開設(shè)計。各隊選手在搶答時間內(nèi)按下按鈕，若搶答有效，則定時器停止計時，從而顯示器顯示出選手搶答時間和編號，直到主持人將其清除。選手搶答時是優(yōu)先鎖存的，首先按鈕的選手其編號一直保持到主持人清除系統(tǒng)為止。 。 大慶師范學(xué)院本科畢業(yè)論文（設(shè)計） 2 第二章 設(shè)計的基本要求與要點 八路數(shù)字計時搶答器的設(shè)計要求 根據(jù)搶答要求 ,系統(tǒng)所需實現(xiàn)的功能如下基本要求 : 8 名選手或 8 個代表隊使用，分別用 8 個按鈕 s0~s7 表示。就一個電路模塊或者數(shù)字系統(tǒng)而言 ,如果 定義了外部端口 ,一旦內(nèi)部功能算法完成 ,其他系統(tǒng)可以直接依據(jù)外部端口去調(diào)用該電路模塊或數(shù)字系統(tǒng) ,而不用知道其內(nèi)部結(jié)構(gòu)和算法。 VHDL主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu) 、 行為功能和接口。 VHDL 語言簡介 VHDL的英文全名 VeryHighSpeed Integrated Circuit Hardware Description Language，被 IEEE和美國國防部確認(rèn)為標(biāo)準(zhǔn)硬件