【正文】 第 20 頁 共 29 頁 圖 添加節(jié)點信號 （ 4） 通過編輯器左側(cè)的一些快捷按鈕對所加節(jié)點中的輸入信號進(jìn)行相關(guān)的賦值后，就可對程序進(jìn)行仿真，觀察輸出信號，得出結(jié)論。通過 “file”按鈕，選擇“Waveform Editor file”,詳見如圖 所示 ： 圖 新建波形編輯器 （ 2） 新建波形編輯器后，對文件進(jìn)行保存。編譯結(jié)果如圖 所示。最后效果圖如圖 所示。 （ 3） 雙擊圖形編輯器，導(dǎo)入本系統(tǒng)的各個子模塊，即集成分頻器模塊、 32 進(jìn)制計數(shù)器模塊、彩燈控制模塊、 4 選 1 選擇器模塊、 4 進(jìn)制計數(shù)器模塊。 通過 “file”按鈕，選擇 “Graphic Editor file”,詳見如圖 所示 ： 圖 建立圖形編輯文件 （ 2） 新建 圖形編輯文件 后，對文件進(jìn)行保存。如圖 所示，在 0ns 到 250ns 之間，每產(chǎn)生一個上升沿，計數(shù)器的輸出就變化一次，所以在 25ns 到 75ns 之間，輸出的是 01；在 75ns 到 125ns之間輸出的是 10；在 125ns 到 175ns 之間輸出的是 11；在 175ns 到 225ns 之間輸出的是10；在 225ns 到 300ns 之間由于復(fù)位信號為有效電平，所以產(chǎn)生置位，輸出為 00； 圖 4 進(jìn)制計數(shù)器仿真波形 章世浩 《 彩色 LED組跑馬燈的設(shè)計與仿真》 第 18 頁 共 29 頁 5 系統(tǒng)結(jié)構(gòu)及仿真 系統(tǒng)模塊建立 完成第四節(jié)的各個模塊 的編譯之后，需要將各個模塊整合到一個系統(tǒng)中，在本小節(jié)將其整合為彩色 LED 跑馬燈系統(tǒng)。 (3)仿真結(jié)果 仿真結(jié)果如圖 所示。 count_out:輸出信號，輸出選擇信號，輸出值有 00,01,10,11。 clk:輸入信號 來為計數(shù)器提供工作頻率。 圖 4 選 1 選擇器仿真波形 4 進(jìn)制計數(shù)器模塊 (1) 功能說明和設(shè)計 4 進(jìn)制計數(shù)器作為選擇器的輸入來控制選擇器選擇不同的頻率作為輸出控制揚聲器 章世浩 《 彩色 LED組跑馬燈的設(shè)計與仿真》 第 17 頁 共 29 頁 工作。所以每 200ns 完成一次 a、 b、 c、 d 的選擇。 (3) 仿真結(jié)果 仿真結(jié)果如圖 所示。 y：輸出信號 直接接揚聲器即輸出的是不同的頻率來控制揚聲器播放音樂。 a、 b、 c、 d：輸入信號 接分頻器的輸出。 元器件如圖 所示。在 時間里， rst 信號為 1，即產(chǎn)生復(fù)位信號，此時輸出均為 圖 4 .6 跑馬燈控制模塊仿真波 形 4 選 1 選擇器模塊 (1) 功能說明和設(shè)計 本模塊的主要功能是對與輸入的選擇信號，選擇對于的分頻輸入信號作為輸出信號。由上述的功能設(shè)計說明可知，本模塊將對輸入的信號 input產(chǎn)生相應(yīng)的輸出信號，從而實現(xiàn)彩燈的控制和實現(xiàn)。 Output[7..0]:輸出信號 直接與彩燈相連來控制彩 圖 彩燈控制模塊 章世浩 《 彩色 LED組跑馬燈的設(shè)計與仿真》 第 15 頁 共 29 頁 (2) 彩燈控制模塊 VHDL 程序編寫 程序 VHDL 源代碼請見附錄三。 Rst:輸入信號 使彩燈控制模塊的輸出為“ 00000000”，即讓彩燈無輸出。 圖 32 進(jìn)制計數(shù)器仿真波形 彩燈控制模塊 (1) 功能說明和設(shè)計 彩燈控制模塊用來直接控制跑馬燈的輸出，使彩燈表現(xiàn)出不同的花樣。在 625ns 時，產(chǎn)生一個上升沿信號，計 數(shù)器輸出 13，即二進(jìn)制的 01101。在本此仿真實驗中， clk 的時鐘周期為 50ns。 (3) 仿真結(jié)果 仿真結(jié)果如圖 所示。 Count_out[4..0]:輸出信號 即為 32 進(jìn)制計數(shù)器的輸出。 Rst:輸入信號 復(fù)位信號 用來復(fù)位 32 進(jìn)制使其輸出 為“ 00000”。 圖 集成分頻器仿真波形 32 進(jìn)制計數(shù)器模塊 (1) 功能說明和設(shè)計 32 進(jìn)制模塊用來控制彩燈輸出模塊，即確定跑馬燈控制器的不同的輸出。當(dāng) clk 產(chǎn)生 4 個上升沿信號時， 1/4 分頻將會輸出一個高電平；當(dāng) clk 產(chǎn)生 6 個上升沿信號時， 1/6 分頻將會輸出一個高電平；當(dāng) clk 產(chǎn)生 8 個 章世浩 《 彩色 LED組跑馬燈的設(shè)計與仿真》 第 13 頁 共 29 頁 上升沿信號時， 1/8 分頻將會輸出一個高電平；當(dāng) clk 產(chǎn)生 10 個上升沿信號時， 1/10 分頻將會輸出一個高電平。由上述的功能分析可知，本模塊主要是進(jìn)行分頻的。 圖 集成分頻器 (2) 分頻器 VHDL 程序編寫 程序 VHDL 源代碼請見附錄一。 clk:輸入信號 模塊的功能即為分頻輸入的頻率信號。元器件如圖 所示。詳見 圖 所示 ： 圖 設(shè)置頂層文件 （ 6） 在 “MAX +plusⅡ ”下拉按鈕里選擇 “Compiler”，對程序進(jìn)行編譯，此時， MAX +plusⅡ 軟件會對程序進(jìn)行糾錯等處理。在編譯前，需要把文件設(shè)置為頂層文件，或稱工程文件 Project。因為是使用 VHDL 語言，所以文件后綴名須改成 vhd。在選擇輸入路徑時，選擇 “Text Editor File”以進(jìn)行文本輸 入，如圖 所示 ： 圖 輸入路徑選擇為文本輸入 （ 3） 在文本輸入界面內(nèi)進(jìn)行程序輸入，如圖 所示 ： 章世浩 《 彩色 LED組跑馬燈的設(shè)計與仿真》 第 10 頁 共 29 頁 圖 程序輸入界面 （ 4） 輸入完畢后，需要對程序進(jìn)行保存。揚聲器的輸出時用不同的頻率來控制，所以用了一個集成分頻器來使輸入的頻率被分為幾種不同的頻率，不同頻率的選擇性的輸出則是用一個 4 選一的選擇器來控制，如圖 所示。 系統(tǒng)總體框架結(jié)構(gòu) 這次的跑馬燈設(shè)計采用的是分模塊來完成的，包括分頻器、計數(shù)器、選擇器、彩燈控制器。 由上述的具有的功能可知，本系統(tǒng)主 要需要五大模塊組成，分別是集成分頻模塊、32進(jìn)制計數(shù)器模塊、彩燈控制模塊、 4選 1選擇器模塊、 4進(jìn)制計數(shù)器模塊。在設(shè)計處理過程中，編譯軟件將對設(shè)計輸入文件進(jìn)行邏輯化簡、綜合和優(yōu)化，并適當(dāng)?shù)赜靡?片或多片器件自動進(jìn)行適配，最后產(chǎn)生編程用的編程文件。 步驟 3：將設(shè)計項目設(shè)置成工程文件 為了使 MAX+ plusII能對輸入的設(shè)計項目按設(shè)計者的要求進(jìn)行各項處理，必須將設(shè)計文件設(shè)置成當(dāng)前 Project。 步驟 2：輸入設(shè)計項目和存盤 設(shè)計者將所設(shè)計的系統(tǒng)或電路以開發(fā)軟件要求的某種形式表現(xiàn)出來，并送入計算機(jī)的過程稱為設(shè)計輸入。 MAX+plusⅡ設(shè)計步驟： 步驟 1：為本項工程設(shè)計建立文件夾 任何一項設(shè)計都是一項工程（ Project)，都必須首先為此工程建立一個放置與此工程相關(guān)的文件的文件夾，此文件夾將被 EDA軟件默認(rèn)為工作庫（ Work Library)。 章世浩 《 彩色 LED組跑馬燈的設(shè)計與仿真》 第 7 頁 共 29 頁 MAX+plusⅡ軟件 MAX+plusⅡ（ Multiple Array and Programming Logic User System）開發(fā)工具是美國Altera 公司推出的 一種 EDA 工具，具有靈活高效，使用便捷，易學(xué)易用的特點。 VHDL采用基于庫（ Library）的設(shè)計方法，可以建立各種可再次利用的模塊 [6]。另外， VHDL支持慣性延遲和傳輸延遲，還可以準(zhǔn)確地建立硬件電路模型。 C 強(qiáng)大的系統(tǒng)硬件描述能力 VHDL具有多層次的設(shè)計描述功能，既可以描述系統(tǒng)級電路，又可以描述門級電路。 B 支持廣泛、易于修改 由于 VHDL已經(jīng)成為 IEEE標(biāo)準(zhǔn)所規(guī)范的硬件描述語言，目前大多數(shù) EDA工具幾乎都支持 VHDL，這為 VHDL的進(jìn)一步推廣和廣泛應(yīng)用奠定了基礎(chǔ)。 (2)VHDL 語言的特點 與其他硬件描述語言相比， VHDL具有以下特點 [5]： A 功能強(qiáng)大、設(shè)計靈活 VHDL具有功能強(qiáng)大的語言結(jié)構(gòu)，可以用簡潔明確的源代碼來描述復(fù)雜的邏輯控制?，F(xiàn)在， VHDL和 Verilog作為 IEEE的工業(yè)標(biāo)準(zhǔn)硬件描述語言，又得到眾多 EDA公司的支持，在電子工程領(lǐng)域，已成為事實上的通用硬件描述語言。此后 VHDL在電子設(shè)計領(lǐng)域得到了廣泛的接受，并逐步取代了原有的非標(biāo)準(zhǔn)的硬件描述語言。誕生于 1982年。 VHDL 語言介紹 (1) VHDL 的簡介 VHDL(VeryHighSpeed Integrated Circuit HardwareDescription Language)，即超高速集成電路硬 件描述語言。 EDA技術(shù)的出現(xiàn)，極大地提高了電路設(shè)計的效率和可靠性，減輕了設(shè)計者的勞動強(qiáng)度。 EDA 技術(shù)介紹 EDA是電子設(shè)計自動化（ Electronic Design Automation）的縮寫，在 20世紀(jì) 90年代初從計算機(jī)輔助設(shè)計（ CAD）、計算機(jī)輔助制造（ CAM）、計算機(jī)輔助測試（ CAT）和計算機(jī)輔助工程（ CAE）的概念發(fā)展而來的。使用 VHDL 語言進(jìn)行程序的設(shè)計，在 MAX +plusⅡ軟件上對程序進(jìn)行編譯、仿真?；?EDA 技術(shù)開發(fā)的實現(xiàn)三層電梯自動控制與目前主流的利用可編程邏輯控制器實現(xiàn)電梯控制緊密相連。通過仿真及驗證的結(jié)果分析，判斷設(shè)計的正確性。 VHDL 語言是目前主流的硬件描述語言，它具有很強(qiáng)的電路描述和建模能力，具有與具體電路無關(guān)和與設(shè)計平臺無關(guān)的特性，在語言易讀性和層次化結(jié)構(gòu)方面表現(xiàn)出強(qiáng)大的生命力和應(yīng)用潛力。電路設(shè)計者只需要完成對系統(tǒng)功能的描述，就可以由計算機(jī)軟件進(jìn)行系統(tǒng)處理，最后得到設(shè)計結(jié)果，修改設(shè)計也比較方便，利用 EDA 工具可以極大提高設(shè)計效率。 熟練掌握根據(jù)波形仿真結(jié)果進(jìn)行驗證設(shè)計的過程。 初步掌握 VHDL 語言中時序邏輯的設(shè)計實現(xiàn)。并且熟悉可編程邏輯器件的使用，通過制作來了解跑馬燈控制系統(tǒng)。將它應(yīng)用于校園與各地，穩(wěn)定性高，準(zhǔn)確性強(qiáng)。采用這種器件開發(fā)的數(shù)字系統(tǒng)其升級與改進(jìn)非常方便。不但實現(xiàn)的報時定時各種的功能，大大提高了時間的準(zhǔn)確度，而且提高了系統(tǒng)的先進(jìn)性和可靠性。我們采用了先進(jìn)的 EDA 技術(shù)， MAX +plusⅡ工作平臺和 VHDL 語言 [3]，設(shè)計了多功能數(shù)字鐘系統(tǒng)，并對系統(tǒng)進(jìn)行了仿真驗證。 隨著科學(xué)的日益進(jìn)步，我們對數(shù)字鐘的需求也越來越大。利用硬件描述語言（ VHDL） [2]對數(shù)字系統(tǒng)的硬件電路進(jìn)行描述是 EDA 的關(guān)鍵技術(shù)之一。 EDA 技術(shù)在電子系統(tǒng)設(shè)計領(lǐng)域越來越普及，本設(shè)計主要利用 VHDL 語言在 EDA 平臺上設(shè)計一個彩色 LED 組跑馬燈，使其具有針對不同的信號來顯示不同效果的跑馬燈，并播放不同的音樂的功能。為保證電子系統(tǒng)設(shè)計的速度和質(zhì)量，適應(yīng)“第一時間推出產(chǎn)品”的設(shè)計要求， EDA 技術(shù)正逐漸成為不可缺少的一項先進(jìn)技術(shù)和重要工具。電子信息產(chǎn)品隨著科學(xué)技術(shù)的進(jìn)步，其電子器件和設(shè)計方法更新?lián)Q代 的速度日新月異。 MAX +plus Ⅱ ； 章世浩 《 彩色 LED組跑馬燈的設(shè)計與仿真》 第 1 頁 共 29 頁 目錄 1 引 言 ...................................................................................................................................... 3 課題背景及意義 ............................................................................................................... 3 設(shè)計目的 ......................................................................................................................... 4 設(shè)計意義 ......................................................................................................................... 4 2 設(shè)計的依據(jù) ............................................................................