【正文】 級運算放大器，其中M1,M2,M3,M5構成第一級放大，為了避免體效應采用了PMOS作為差分輸入對，3，4作為電流鏡為差分輸入管的負載，5管工作在飽和區(qū)，為差分對提供恒定的尾電流源。3 基準電壓源電路設計基于CMOS的帶隙電壓基準設計電路主要包括：帶隙核心電路，偏置電路以及二級運放電路構成。 Brokaw帶隙基準源，則流過R2的電流I2為： ()由于電流鏡的鏡象而使，則有 （）此電路結(jié)構的缺點是VREF受電源電壓的影響比較大。與Widlar帶隙基準源的表達式（）相比，在對數(shù)項中的比不存在，需要調(diào)整參量變少，同時與電源電壓無關，所以基準源的精度就提高了。,和的發(fā)射極面積之比為N，輸出電壓可表示為： （）假定集電極電阻和完全相同，由于運算放大器輸入端“虛短”，和的集電極電流就相等。這種結(jié)構的缺點是電源電壓比較高，而且難以保證電流比不隨溫度變化[4]。 widlar帶隙基準源第一個帶隙基準源由Robert widlar于1971年提出，：： ()假設，則由式()可化簡為 () 輸出基準電壓的表達式如下： ()這就是 Widlar帶隙基準電壓的表達式。為了簡化分析，假設不隨溫度變化，且，將的表達式代入式就可以得到： 等式兩邊對溫度求導： () ()可見，的溫度系數(shù)本身與溫度有關，如果正溫度系數(shù)的量表現(xiàn)出一個固定的溫度系數(shù)，那么在恒定電壓基準的產(chǎn)生電路中就會產(chǎn)生誤差。其中，是硅的帶隙勢壘，,T是絕對溫度，是參考溫度，單位為K，是與溫度不相關的常數(shù)，是發(fā)射極面積，是基區(qū)寬度，是基區(qū)摻雜濃度，是基區(qū)少數(shù)載流子平均遷移率，γ＝4m，α是溫度指數(shù)。 與絕對溫度成正比的電壓的產(chǎn)生，如果兩個同樣的晶體管(IS1=IS2)偏置的集電極電流分別為和，忽略它們的基極電流，則有,因此，的差值與絕對溫度成正比。/℃ , /℃,則K=,在理論實現(xiàn)零溫度系數(shù)，此時由于該電壓等于硅的帶隙電壓（外推到絕對溫度），所以這類基準電路也叫“帶隙”基準電路?！娴膒n結(jié)二極管產(chǎn)生電壓；同時也產(chǎn)生一個熱電壓（T=KT/q），它與絕對溫度成正比（PTAT），它在室溫下的溫度系數(shù)為+℃。由于以上優(yōu)點使帶隙基準電壓源得到廣泛的應用，本文所采用的就是帶隙基準電壓源，下面詳細分析帶隙基準電壓源的原理[5]。它的輸出阻抗很低，能保持很小的溫度系數(shù)而且具有較高的穩(wěn)定性。它的溫度系數(shù)可以做的很小。然而這種基準源的應用越來越少，因為它們使用起來有點困難：精度不高，噪聲大，輸出基準電壓對電流和溫度都有較大的依賴性。通過選擇合適的正溫度系數(shù)就可以抵消掉二極管的結(jié)壓降負溫度系數(shù)（℃）。 齊納二極管工作特性反向擊穿發(fā)生在電壓為的時候，變化范圍為6V～8V()，值的大小取決于n+區(qū)和p+區(qū)的摻雜濃度。最基本的形式就是由電源和電阻來完成。，得到： () ()齊納二極管工作在反向偏置區(qū)時，在穩(wěn)定的電壓下，它的電流也是穩(wěn)定的，而且隨著電壓的增加，電流會迅速的增加。圖22電源電壓敏感系數(shù)小于1的簡單電壓源若要得到電源電壓敏感系數(shù)小于1的電路結(jié)構，在電路中提供相對穩(wěn)定的電流，才能減小基準電壓對電源電壓的依賴。對圖21（b），有 ()其中，代表PMOS管的寬長比，代表NMOS管的寬長比。在短溝道器件中，一個相當大的源漏電壓會使漏極周圍的耗盡層變寬，結(jié)果耗盡層會達到源區(qū)周圍，從而產(chǎn)生一個很大的漏電流（這一效應應稱為“穿通”效應）。 電壓限制如果MOSFETs的端電壓差超過某一特定值，則會發(fā)生各種擊穿效應。例如，那么當下降到0時，漏電流僅下降到。這里的關鍵是當下降到低于時，漏電流以有限的速率下降。當大于200mV左右時，這一效應可用公式表示為式中，是一個非理想因子。甚至當，也并非是無限小，而是與呈現(xiàn)指數(shù)關系[2，3]。 亞閾值導電性在分析MOSFET時，我們一直假設：當下降到低于時器件會突然關斷。飽和狀態(tài)下與的關系似乎讓人覺得：可以通過選擇適當?shù)穆┰措妷簛泶_定MOSFET的偏置電流，以允許自由的選擇。定義，即,并且假設和之間的關系是線性的，如，在飽和區(qū)，我們得到式中是溝道長度調(diào)制系數(shù)。也就是說，實際上是的函數(shù)。器件工藝學家通過權衡和來使取一個合理的值。體效應通常是我們所不希望有的?，F(xiàn)在假設襯底接地而且體效應很顯著。的典型值在到之間。這稱為“體效應”或“背柵效應”[9]。 二級效應 體效應從公式我們知道，閾值電壓是耗盡層電荷總數(shù)的函數(shù)，因為在反型層形成之前，柵極電荷必定鏡像。當時，溝道增寬，進一步增加。為漏電流，為漏源電壓，為n溝道器件的表面遷移率，為單位面積柵氧化物電容，W為有效溝道寬度，L為有效溝道長度，為閾值電壓，有： （） 其中為過驅(qū)動電壓，稱W/L為寬長比,以上兩等式是 CMOS模擬電路設計的基礎，它描述了與工藝常數(shù)，器件的尺寸 W 和 L 以及柵和漏相對于源的電位之間的關系。形成溝道所對應的稱之為“閾值電壓”，： （）是多晶硅柵和硅襯底的功函數(shù)之差的電壓值， q是電子電荷，是襯底的摻雜濃度，是耗盡區(qū)的電荷，是單位面積的柵氧化層電容。這時，源和漏之間的柵氧下就形成了載流子“溝道”，同時晶體管“導通”。隨著的增加，耗盡層寬度和氧化物與硅界面處的電勢也增加。就是形成了一個耗盡層。 閾值電壓閾值電壓是在MOS管形成反型溝道時，導電溝道載流子濃度等于襯底濃度時所形成的柵源電壓。 MOS的I/V特性分析MOSFETs中電荷的產(chǎn)生和傳輸，建立它們與各端電壓之間的函數(shù)關系。從簡單的角度來看，PMOS器件可通過將所有摻雜類型取反來實現(xiàn)，在實際中，NMOS和PMOS器件必須在同一晶片上，也就是說做在相同的襯底上。與氧化層厚度對MOS電路的性能起著非常重要的作用。由于在制造過程中，源/漏結(jié)的橫向擴散，源漏之間實際的距離略小于L。注意，這種結(jié)構中的源和漏是對稱的。 MOSFET的結(jié)構N型MOS（NMOS）器件制作在p型襯底上（襯底也稱作bulk或者body），兩個重摻雜n區(qū)形成源端和漏端，重摻雜的（導電的）多晶硅區(qū)（通常簡稱poly）作為柵，一層二氧化硅使柵與襯底隔離。而這一點對于模擬電路的設計比對于數(shù)字電路更為重要，因為在模擬電路設計中，我們不能把晶體管等效為一個簡單的開關，晶體管的許多二級效應直接影響其性能。 為了設計一種高精度CMOS帶隙基準源，本文將首先著手于研究帶隙基準源的原理和提高帶隙基準源性能的方法，再對高精度的CMOS帶隙基準源進行完整設計分析，然后借助HSPICE對電路進行模擬仿真，包括帶隙基準源的核心電路、電源抑制比電路、快速啟動電路等。隨著微電子技術的不斷發(fā)展，現(xiàn)階段常用集成電路的制作工藝主要有兩種: 雙極工藝和CMOS工藝。20世紀70年代初，Widlar首先提出帶隙基準電壓源的概念和基本設計思想，由于其在電源電壓、功耗、穩(wěn)定性等方面的優(yōu)點，得到了廣泛的應用。有些設計中的電路功耗可達220uW。而使用無運放負反饋結(jié)構的帶隙基準，在1KHz的PSRR為95dB，在1MHz的PSRR為40dB。3．高電源抑制比的基準電壓源在數(shù)?；旌霞呻娐分?，電路中可能存在高頻噪聲和數(shù)字電路產(chǎn)生的噪聲對模擬電路產(chǎn)生信號干擾的現(xiàn)象。對于普通的一階溫度補償?shù)膸督Y(jié)構的溫度系數(shù)一般在20ppm/℃～50ppm/℃，因此，設計低溫度系數(shù)的基準電壓源一般必須進行高階溫度補償。采用這些電路結(jié)構后主要的工作電壓限制通常來自于運放的工作電壓，不同運放的電路結(jié)構和MOS管襯底效應造成的高閾值電壓是限制工作電壓的主要因素。隨著手提設備對低電源需求的不斷增加，設計低壓工作的電壓基準源成為當前基準源研究的熱點。近年來，國內(nèi)外對CMOS工藝實現(xiàn)的電壓基準源作了大量的研究，發(fā)表了大量的學術論文，其中的技術發(fā)展主要表現(xiàn)在如下幾個方面。隨著電路系統(tǒng)結(jié)構的進一步復雜化，對模擬電路基本模塊，如A/D、D/A轉(zhuǎn)換器、濾波器以及鎖相環(huán)等電路提出了更高的精度和速度要求，這樣也就意味著系統(tǒng)對其中基準電壓源模塊提出了更高的要求。它的溫度穩(wěn)定性以及抗噪性能影響著整個電路系統(tǒng)的精度和性能。 output voltage temperature coefficient。 bandgap voltage reference。模擬和仿真結(jié)果表明，電路實現(xiàn)了良好的溫度特性，0℃～100℃溫度范圍內(nèi)，℃。然后詳細介紹了MOS器件的基本原理、基準電壓源電路原理，并對不同的帶隙基準源結(jié)構進行了比較。本文的目的便是設計一種基于CMOS帶隙基準電壓源。摘 要基準電壓源是模擬電路設計中廣泛采用的一個關鍵的基本模塊。所謂基準電壓源就是能提供高穩(wěn)定度基準量的電源，這種基準源與電源、工藝參數(shù)和溫度的關系很小，但是它的溫度穩(wěn)定性以及抗噪性能影響著整個電路系統(tǒng)的精度和性能。本文首先介紹了基準電壓源的國內(nèi)外發(fā)展現(xiàn)狀及趨勢。在帶隙基準電壓基準電路設計中，首先對所采用的h05mixddst02v13庫中的閾值電壓、溝道長度調(diào)制系數(shù)、跨導參數(shù)進行提取，對襯底pnp管的溫度特性進行分析，再對電路中的各個管子的寬長比、電容、電阻值進行手動計算，最后通過Hspice軟件對電路進行仿真驗證。關鍵詞：MOS器件；帶隙基準電壓源；參數(shù)提取；溫度系數(shù)；輸出電壓； AbstractThe reference voltage source is a vital basic module is widely used in analog circuit design. The reference voltage source is able to provide high stability reference amount of power, the reference source and power supply, process parameters and the temperature is very small, but its temperature stability and antinoise performance affects the precision and performance of the whole system. The purpose of this paper is the design of a CMOS bandgap voltage reference based on.This paper first introduces the present situation and development trend of voltage reference at home and abroad. And then introduces the basic principle of MOS device, reference voltage source circuit principle, and the bandgap structure were pared with different. In the bandgap voltage reference circuit design, first on the threshold voltage, the h05mixddst02v13 Library of the channel length modulation coefficient, transconductance parameter extraction, analysis of temperature characteristics of a substrate of PNP pipe, the pipe of each circuit in the ratio of width to length, capacitance, resistance value for manual calculation, finally the circuit was simulated by Hspice software.Simulation results show that, circuit has good temperature performance, 0 ℃ ~ 100 ℃ temperature range, the temperature coefficient of the reference voltage is about ℃, the output voltage is .Keywords: MOS device。 extraction。III目錄0 前言 11 MOS器件原理 3 3 MOSFET的結(jié)構 3 MOS的I/V特性 4 閾值電壓 4 二級效應 5 體效應 5 溝道長度調(diào)制 6 亞閾值導電性 6 電壓限制 72 基準電壓源電路原理 8 8 8 9 11 11