基本模型計(jì)算機(jī)設(shè)計(jì)與實(shí)現(xiàn)-文庫吧資料
2024-09-02 20:03本頁面
【正文】 0) 。 END IF。 ELSE FZ = 39。039。 END CASE。 END IF。 THEN F9=A9 CN 。 WHEN 1111 = IF M=39。 ELSE F9=A9 OR B9。039。 END IF。 THEN F9=(A9 OR B9) + A9 + CN 。 WHEN 1101 = IF M=39。 ELSE F9= 000000001。039。 END IF。 THEN F9=(A9 AND B9) CN 。 WHEN 1011 = IF M=39。 ELSE F9=B9。039。 END IF。 THEN F9=A9 + B9 + CN 。 計(jì)算機(jī)組成原理課程設(shè)計(jì) 11 WHEN 1001 = IF M=39。 ELSE F9=(NOT A9) OR B9。039。 END IF。 THEN F9=(A9 AND (NOT B9)) CN 。 WHEN 0111 = IF M=39。 ELSE F9=A9 XOR B9。039。 END IF。 THEN F9=(A9 OR B9)+(A9 AND NOT B9)+CN 。 WHEN 0101 = IF M=39。 ELSE F9=NOT (A9 AND B9)。039。 END IF。 THEN F9= 000000000 CN 。 WHEN 0011 = IF M=39。 ELSE F9=(NOT A9) AND B9。039。 END IF。 THEN F9=(A9 OR B9) + CN 。 WHEN 0001 = IF M=39。 ELSE F9=NOT A9。039。 B 。039。 A 。039。 SIGNAL F9 : STD_LOGIC_VECTOR(8 DOWNTO 0)。 ARCHITECTURE behav OF ALU181 IS SIGNAL A9 : STD_LOGIC_VECTOR(8 DOWNTO 0)。 FZ : OUT STD_LOGIC )。 CN : IN STD_LOGIC。 COUT : OUT STD_LOGIC_VECTOR(3 DOWNTO 0)。 B : IN STD_LOGIC_VECTOR(7 DOWNTO 0)。 ENTITY ALU181 IS PORT ( S : IN STD_LOGIC_VECTOR(3 DOWNTO 0 )。 USE 。 算術(shù)邏輯單元 ALU 是 ALU181，其運(yùn)算功能與 74LS181 類似，但用 VHDL 語言編寫 ,是一個(gè) 8 位的運(yùn)算器。將該字節(jié)的內(nèi)容送給程序計(jì)數(shù)器 PC，實(shí)現(xiàn)程序的轉(zhuǎn)移： AR← PC， PC← PC+1 ；以 PC 的內(nèi)容作為取數(shù)據(jù)的地址 BUS← RAM， PC← BUS ；將 RAM 內(nèi)容送 PC，實(shí)現(xiàn)程序轉(zhuǎn)移 將每一條指令的微操作編輯在一起，就得到全部指令的微程序流程圖，如圖22所示。 4. OUT 指令 根據(jù) PC里面的數(shù)值將 OUT指令的操作碼取出放入到指令寄存器， PC+1，又根據(jù) PC 里的內(nèi)容取出指令的地址碼，根據(jù)地址碼，取出對(duì)應(yīng)存儲(chǔ)單元的數(shù)據(jù)通過總線，放到 DR1 中，最后輸出到顯示屏上。 3. STA 指令 PCAR:將 PC 里的值放入到地址寄存器 AR 中， PC+1：計(jì)數(shù)器的值加一，指向這條指令的地址碼， 計(jì)算機(jī)組成原理課程設(shè)計(jì) 9 PCAR:將 PC 里的值放入到地址寄存器中， PC+1：計(jì)數(shù)器中的值是指向下一條指令的操作碼。 圖 22 微程序流程圖 1. IN 指令 根據(jù) PC 里面的地址將其存放到地址寄存器中，然后根據(jù)地址寄存器中的地址找到 RAM 中的對(duì)應(yīng)存儲(chǔ)單元將第一條指令的 IN 取出放到指令寄存器中，然后譯碼，經(jīng)地址轉(zhuǎn)移邏輯在 ROM 中找到對(duì)應(yīng)微指令的入口地址開始執(zhí)行，將SW輸入的值送入 R0 中。 ⑤ A9,A8,經(jīng)譯碼產(chǎn)生鍵盤 SW_B,存儲(chǔ)器 RAM,輸出顯示 LED 通路選擇信 號(hào) 。 表 24 位微代碼定義 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 S3 S2 S1 S0 M Cn WE A9 A8 A字段 B字段 C 字段 uA5 uA4 uA3 uA2 uA1 uA0 操作控制信號(hào) 譯碼器 下址字段 表 A字段 B字段 C字段 15 14 13 選擇 12 11 10 選擇 9 8 7 選擇 0 0 0 0 0 0 0 0 0 0 0 1 LDRi 0 0 1 RS_B 0 0 1 P(1) 0 1 0 LDR1 0 1 0 RD_B 0 1 0 P(2) 0 1 1 LDR2 0 1 1 RJ_B 0 1 1 P(3) 1 0 0 LDIR 1 0 0 SFT_B 1 0 0 P(4) 1 0 1 LOAD 1 0 1 ALU_B 1 0 1 LDAR 1 1 0 LDAR 1 1 0 PC_B 1 1 0 LDPC 24 位微代碼信號(hào)的功能解釋如下： ① S3S1,ALU 的操作選擇信號(hào)，控制執(zhí)行 16 種算術(shù)邏輯操作之一種； ② M,ALU 操作方式選擇 ,等于 O為算術(shù)操作 ,等于 1時(shí)執(zhí)行邏輯操作； ③ CN ,進(jìn)位標(biāo)志 ,等于 0 時(shí) ,最低位有進(jìn)位輸入 ,等于 1表示無進(jìn)位 。整個(gè)模型機(jī)各功能部件的工作及通路連接的微操作代碼如表 和表 所示。 計(jì)算機(jī)組成原理課程設(shè)計(jì) 7 各個(gè)功能模塊通過總線連接。 此外，還提供了 3個(gè)工作寄存器 R0,R1 和 R2。 地址寄存器 AR： 存放并輸出訪問內(nèi)存單元的地址。該電路的兩個(gè)操作數(shù)輸入端設(shè)置兩個(gè)寄存器 DR0 和 DR1。 （ RP）：下載實(shí)驗(yàn)程序后按總清除按鍵（ CLR）后，控制臺(tái) SWA、SWB 為“ 1 1”時(shí)，即可轉(zhuǎn)入到微地址“ 01”號(hào)“取指令”微指令，啟動(dòng)程序運(yùn)行。 為了在試驗(yàn)臺(tái)上用鍵盤輸入程序和數(shù)據(jù)到內(nèi)存，以及通過液晶屏顯示輸出，設(shè)計(jì)了 3個(gè)控制臺(tái)操作命令，通過按鍵 SWB 和 SWA 組合實(shí)現(xiàn)（括號(hào)中是 SWB， SWA的鍵值） : （ KRD）：下載實(shí)驗(yàn)程序后按總清除按鍵（ CLR）后，控制臺(tái)SWA、 SWB 為“ 0 0”時(shí)，可對(duì) RAM 連續(xù)手動(dòng)讀入操作。指令各式如表 。 本實(shí)驗(yàn)采用五條機(jī)器指令。模型中，計(jì)算機(jī)數(shù)據(jù)通路的控制將由微過程控制器來完成， CPU 從內(nèi)存中取出一條機(jī)器指令到指令執(zhí)行結(jié)束的一個(gè)指令周期，全部由微指令組成的序列來完成，即一條機(jī)器指令對(duì)應(yīng)一個(gè)微程序。虛線框外部分主要是輸入 /輸出裝置，包括鍵盤、數(shù)碼管、 LCD 顯示器等，用于向 CPU 輸入數(shù)據(jù)，或 CPU 向外輸出數(shù)據(jù)，以及觀察 CPU 內(nèi)部工作情況及運(yùn)算結(jié)果。 如其功能模塊框圖 21 所示。 設(shè)計(jì)要求 (1)深入理解基本模型計(jì)算機(jī)的功能和組成知識(shí)； (2)深入學(xué)習(xí)計(jì)算機(jī)各類典型指令的執(zhí)行流程 (3)學(xué)習(xí)微程序 控制器的設(shè)計(jì)過程和相關(guān)技術(shù)，掌握 LPM_ROM 的配置方法； (4)掌握微程序的設(shè)計(jì)方法，學(xué)會(huì)編寫二進(jìn)制微指令代碼表； (5)在掌握部件單元電路實(shí)驗(yàn)的基礎(chǔ)上，進(jìn)一步將單元電路組成系統(tǒng)，構(gòu)造一 臺(tái)基本模型計(jì)算機(jī)。 本次課程設(shè)計(jì)便是在 GW48 C+平臺(tái)上實(shí)現(xiàn)的 ，首先用 QuartusⅡ 軟件對(duì)基本模型機(jī)的各個(gè)組成部分進(jìn)行設(shè)計(jì)仿真，然后將各個(gè)部分有機(jī)的組合起來，形成一個(gè)可以完成某些操作的 CPU，在軟件上仿真成功之后，下載到平臺(tái)上然后具體的在硬件上 實(shí)現(xiàn)各
黨政相關(guān)相關(guān)推薦
鄂ICP備17016276號(hào)-1