【正文】 125最大負(fù)工作電流為 17mA)以上的電流。 2 電源電路 整個(gè)系統(tǒng)需要的電源等級(jí)有 +5V、 5V， ， 。 RTC(實(shí)時(shí)時(shí)鐘芯片 )以及備用電源為裝置提供斷電時(shí)間記錄保證，使用時(shí)間可長(zhǎng)達(dá) 5 年以上；看門狗電路，保證系統(tǒng)在非正常時(shí)的自啟動(dòng)功能，有效的維持了系統(tǒng)的可靠性。液晶顯示電路采用 MGLS12864THT 模塊，它是控制芯片為東芝公司的 T6963C 的 128 64點(diǎn)陣的 LCD。液晶顯示直觀查詢裝置記錄的各項(xiàng)不合格電能質(zhì)量指標(biāo)數(shù)據(jù)。采用 3. 3V 供電，其訪問時(shí)間為 12ns，數(shù)據(jù)線和地址線可以實(shí)現(xiàn)和 DSP 直接連接，中間無需設(shè)置軟件等待時(shí)間或硬件緩沖器。 3. SRAM 存儲(chǔ)器 除 FLASH 和 EEPROM 以外， DSP 處理器還外擴(kuò)了兩片 64Kxl6bit SRAM 存儲(chǔ)器，一片作為外部程序 運(yùn)行空間，一片作為外部數(shù)據(jù)空間。 2. EEPROM 存儲(chǔ)器 系統(tǒng)還有外擴(kuò)一片 512Kbit 的 JEEPROM，用來存儲(chǔ)固定數(shù)據(jù)參數(shù)，如電壓變比、電流變比、出廠時(shí)間參數(shù)、密碼等。 CPLD 在整個(gè)電路中的邏輯控制包括：對(duì) DSP 中斷的管理，對(duì) DSP 存儲(chǔ)空間的選擇和讀寫控制，對(duì) AD 采樣和采樣數(shù)據(jù)傳輸?shù)目刂?，?duì)外部擴(kuò)展存儲(chǔ)器訪問的控制，對(duì) LCD顯示的控制，對(duì)鍵盤輸入的響應(yīng)控制，對(duì)通信接口的控制。內(nèi)部時(shí)鐘發(fā)生器的工作模式，本系統(tǒng)選擇 PLL 模式 。 10 地址緩沖電路的設(shè)計(jì)研究方案 本系統(tǒng)采用 TI 公司的 SN74LVTH16244， 16244 是一款 3. 3V 供電的 16bit緩沖器，本系統(tǒng)把四個(gè) OE連接在一起，使其成為一個(gè) 16 bit 的緩沖器。鎖相倍頻電路由鎖相環(huán)電路 CD4046 和計(jì)數(shù)分頻電路 CD4O60 組成 ， 計(jì)數(shù)器接在鎖相環(huán) VCO 輸出和比較器輸入之間。 7 前置通道的抗混疊低通濾波電路設(shè)計(jì) 本裝置采用 MAXIM公司生產(chǎn)的擬 X261芯片并配以適當(dāng)?shù)耐鈬娐方M成前置通道的抗混疊濾波電路 8 采樣同步方案 本裝置采用的是硬件同步法實(shí)現(xiàn)交流同步采樣，用鎖相環(huán)來實(shí)現(xiàn)頻率跟蹤電路的同步等間隔采樣。兩片 CPU能同時(shí)訪問共享存儲(chǔ)器，兩片 CPU 之間通過雙口 RAM 實(shí)現(xiàn)高速的數(shù)據(jù)通信，芯片采用 IDT 公司的 IDT702525。 6 CPLD 與 DSP的數(shù)據(jù)通信方式 10 CPLD 與 DSP芯片之間的數(shù)據(jù)通信是本裝置硬件系統(tǒng)設(shè)計(jì)的一個(gè)關(guān)鍵。本系統(tǒng)使用兩片 MAX125 分別對(duì)三相電壓和三相電流 共六路同時(shí)采樣 。 3 數(shù)據(jù)采集系統(tǒng)硬件設(shè)計(jì) 本裝置采用的電壓 /電流變換器 (PT/CT)為精密電壓電流變換器， CT輸入輸出范圍是交流 6A/， PT輸入輸出范圍是交 300V/。 2 硬件總體架構(gòu) 整個(gè)系統(tǒng)的設(shè)計(jì)方案是：三相電流經(jīng)過電流變換器 (CT)、三相電壓經(jīng)電壓變換器 (PT)，再經(jīng)濾波后由采樣芯片 MAXI25 進(jìn)行同步采樣、保持， A/D轉(zhuǎn)換成數(shù)字信號(hào)，送入 DSP 數(shù)字處理板進(jìn)行自動(dòng)分類計(jì)算和數(shù)據(jù)處理、顯示結(jié)果、存儲(chǔ)超標(biāo)數(shù)據(jù)和傳輸超標(biāo)記錄，即 DSP 把實(shí)時(shí)的計(jì)算結(jié)果送到顯示屏顯示，并把超標(biāo)數(shù) 9 據(jù)存儲(chǔ)在非易失性的存儲(chǔ)器里；可以通過通信 接口實(shí)現(xiàn)與計(jì)算機(jī)相連，由數(shù)據(jù)處理中心實(shí)現(xiàn)對(duì)數(shù)據(jù)的分析管理； CPLD 實(shí)現(xiàn)對(duì)整個(gè)系統(tǒng)的邏輯控制。 按照上述功能，本系統(tǒng)的設(shè)計(jì)原則 是采用模塊化設(shè)計(jì)，整個(gè)裝置分為兩大部分，信號(hào)采樣板和 DSP 處理板。 CPLD 作為主控制器完成整個(gè)系統(tǒng)的控制和鍵盤處理等功能，并通過雙口 RAM 與 DSP 單元進(jìn)行通訊，實(shí)現(xiàn)快速的數(shù)據(jù)交換。 [技術(shù)路線 ] 一 硬件部分方案 1 CPU 控制運(yùn)算核心硬件架構(gòu) 本文提出采用傳統(tǒng)的主從式系統(tǒng)硬件設(shè)計(jì)，采用 CPLD+DSP 的雙 CPU并行處理技術(shù)，配以適當(dāng)?shù)耐鈬涌陔娐穪硗瓿筛黜?xiàng)功能。 4)諧波故障或異常原因的測(cè)量，諧波專題測(cè)試，如諧波阻抗、諧波潮流、諧波諧振和放大等； 5)通過測(cè)量相位，有功功率，無功功率和視在功率的測(cè)量計(jì)算，可以優(yōu)化配置電力設(shè)備，提高功率因素 。 2)鑒定實(shí)際電力系統(tǒng)及諧波源用戶的諧波水平是否符合標(biāo)準(zhǔn)的規(guī)定，包括對(duì)所有諧波源用戶的設(shè)備投運(yùn)時(shí)的測(cè)量。 1)測(cè)量電壓電流的幅值，有效值，防止電壓過高對(duì)用電設(shè)備造成危害。 該裝置對(duì)電網(wǎng)運(yùn)行參數(shù)實(shí)時(shí)監(jiān)測(cè)的結(jié)果將有利于人們科學(xué)地建設(shè)電網(wǎng)和使用電器設(shè)備，將有力地推動(dòng)電力公司的經(jīng)營目標(biāo)從供電充足可靠的數(shù)量目標(biāo)向符合公共安全的高質(zhì)量電能方向轉(zhuǎn)變。采用該裝置后，可以方便地了解電網(wǎng)電能的構(gòu)成情況，為諧波抑制、電壓波動(dòng)提供了分析素材。本論文主要介紹現(xiàn)場(chǎng)監(jiān)測(cè)裝置的研究，該裝置的特點(diǎn) :本裝置作為電能質(zhì)量在線監(jiān)測(cè)系統(tǒng)的監(jiān)測(cè)終端，主要應(yīng)用在中、低壓用戶端，滿足實(shí)時(shí)性的要求；功能強(qiáng)大，包括電壓偏差、三相不平衡度、諧波、斷電記錄、電壓電流有效值、功率等穩(wěn)態(tài)電能質(zhì)量指標(biāo)的測(cè)量；具備強(qiáng)大的通信能力；在 功能上具備配置的靈活性，具有可擴(kuò)展性，以適應(yīng)電力系統(tǒng)的不同應(yīng)用場(chǎng)合；體積小，重量輕，成本低，適合于大量安裝到現(xiàn)場(chǎng)。這方案不僅具有現(xiàn)實(shí)的可行性，同時(shí)該系統(tǒng)還能夠帶來良好的經(jīng)濟(jì)效益 :其一，電力部門可以據(jù)此對(duì)電力用戶的用電設(shè)備對(duì)電網(wǎng)污染情 況進(jìn)行評(píng)價(jià)；其二，電力用戶可以對(duì)供電方電網(wǎng)電能質(zhì)量進(jìn)行監(jiān)督；其三，監(jiān)測(cè)數(shù)據(jù)可以用來作為判斷電能質(zhì)量問題產(chǎn)生原因和改善電能質(zhì)量的依據(jù)。 閩南地區(qū)擁有大量企業(yè)、也屬于環(huán)保型產(chǎn)業(yè)轉(zhuǎn)向的結(jié)構(gòu)調(diào)整地區(qū)，對(duì)電能質(zhì) 7 量的要求日益提高，因此迫切需要在局部電網(wǎng)中建立電能質(zhì)量監(jiān)測(cè)系統(tǒng)。 ? 諧波電壓含有率測(cè)量誤差≤ ％ ? 諧波電流含有率測(cè)量誤差 ≤ ％ ? 工作溫度 20 45℃ ? 儲(chǔ)藏溫度 20 60℃ ? 工作濕度 90%,無凝露 ? 儲(chǔ)藏濕度 90% 可測(cè)試參數(shù) 系統(tǒng)頻率、電網(wǎng)諧波、三相電壓不平衡度、電壓波動(dòng)與閃變、電壓偏差、電壓基波有效值和真有效值、電流基波有效值和真有效值、基波有功功率、有功功率、基波視在功率、視在功率、真功率因數(shù)等全部電能質(zhì)量五大國標(biāo)規(guī)定的參數(shù)。 (1)研 究引入雙 CPU 的總體框架， CPLD 負(fù)責(zé)控制，通信，人機(jī)接口，數(shù)據(jù)采集顯示，將運(yùn)算核心單元由傳統(tǒng)單片機(jī)升級(jí)為 DSP，提高整體處理運(yùn)算速度； (2)研究克服非同步采樣的改進(jìn)加窗插值的 FFT算法，以提高精度； (3)研究可一次完成兩路 FFT 的復(fù)序列 FFT的實(shí)現(xiàn)，以提高速度； (4)研究傳統(tǒng)算法程序的 C語言到純粹 DSP匯編語言的移植以提高速度； (5)研究合理擴(kuò)展外部各類存儲(chǔ)器，包括 FLASH， SSRAM， EEPROM 以拓寬功能，擴(kuò)大存儲(chǔ)處理的數(shù)據(jù)量； (6)研究閃變包絡(luò)信號(hào)的硬件解調(diào)頻譜搬移及軟件的小波分析提??； (7)研究暫態(tài)諧波的小波分析定位幾分類識(shí)別； (8)研究間諧波與暫態(tài)諧波的數(shù)據(jù)壓縮與存儲(chǔ)； (9)研究測(cè)量數(shù)據(jù)的傳送，通訊； (10)整機(jī)的可靠性與抗干擾性的研究。 在通信接口設(shè)計(jì)上，完成利用 DART 進(jìn)行串行通信。 為滿足數(shù)據(jù)分析實(shí)時(shí)性的要求，在諧波算法優(yōu)化上，從減少數(shù)據(jù)處理的運(yùn)算量出發(fā)，完成基于復(fù)序列 FFT 的算法，以將 FFT 運(yùn)算量減少到原來的一半，使計(jì)算分析時(shí)間大為縮短。軟件設(shè)計(jì)還考慮了升級(jí)的可擴(kuò)展性，可通過對(duì) DSP 程序的更新來達(dá)到算法的升級(jí)。） [項(xiàng)目?jī)?nèi)容 ] 為滿足在線監(jiān)測(cè)的實(shí)時(shí)性要求，硬件上將選用 TI 公司的 TMS320VC5402 作為本系統(tǒng)的 CP