【正文】 。在數(shù)字信號(hào)處理的要求“更快 /更便宜 /低功率”始終把 DSP 的超大規(guī)模集成電路。每當(dāng)一個(gè)可編程 DSP架構(gòu)能夠滿足應(yīng)用程序的成本和功耗目標(biāo)，這將是前解決。經(jīng)過十年的研究，使用編譯器的性能完善的基準(zhǔn)，我們發(fā)現(xiàn)，不論 RISCs 更比差異不一樣。其他高端的 VLIW DSP 的 如飛利浦 Trimedia 五個(gè)指令問題不是等待，預(yù)計(jì)將攻擊的 HD 問題很快。 DM642的。 ，在 DVD市場(chǎng)的潛力是高清晰度（ 1080i的，支持 720p ）解碼。這是重要的酒石酸的 解碼器芯片，以支持大量的 MPEG 2 編碼的 DVD 光盤，以及其他編解碼器和未來的發(fā)展中 ITUT/ISO 標(biāo)準(zhǔn)本身。它能夠在 4800 MMAC 翻了一番（萬乘法累積每秒）在 8 位精度。這個(gè)裝置使用了 39。 編解碼器是一個(gè)例子，一個(gè)應(yīng)用程序需要的 VLIW DSP 的。因此， TI 的 VelociTI 產(chǎn)品定位為高性能的應(yīng)用，同時(shí)也沒有價(jià)格和功耗敏感型。 C54xx可以在 16位。 C54xx ，當(dāng)適用于一個(gè)典型的例子，如直接形式飛行情報(bào)區(qū)，八問題 39。約拿 Probell 表明， DSP 擴(kuò)展與 CoreExtend 可以實(shí)現(xiàn) 3 倍的加速音頻 納入FUTUREVLIW 架構(gòu)適用于 RISC 的 DSP 指令集提供了重要途徑提高性能，但硅成本的這些架構(gòu)不是陰性， ligible 。第一個(gè)產(chǎn)品的 ADSP 21535 （ Blackfin 處理器） ， 似乎是有針對(duì)性的舉行的 3G 手機(jī)。 “三” ，標(biāo)志著 microproces 體， DSP 和microcontrol 職能合并為一個(gè)共同的處理器。一個(gè)重要的例子是 3G 無線手機(jī)的不遠(yuǎn)的將來，視頻通信和語音識(shí)別。 RISC 的數(shù)字信號(hào)處理器，但是，確實(shí)是取得成果的應(yīng)用結(jié)合起來“的RISC 任務(wù)”和“ DSP 的任 務(wù)?？傊? 32 位 RISC DSP 指令集已經(jīng)進(jìn)入歷史性的數(shù)字信號(hào)處理器的 RISC技術(shù)學(xué)習(xí) RISC + DSPWe39。解耦數(shù)據(jù)負(fù)載執(zhí)行許可證提高了時(shí)鐘速度，因?yàn)閿?shù)據(jù)可以預(yù)裝到通用寄存器文件。在今天的時(shí)鐘速度， RISC的 DSP 的性能將足以對(duì)許多應(yīng)用程序和其他好處的。此外，還必須注意，編譯器有但收效甚微復(fù)雜的 16 位 DSP 指令集。另一種戰(zhàn)略，基于 VLIW （超長指令字）平 行，提高性能的執(zhí)行多個(gè)指令的平行。不知不覺中，這些DSP 架構(gòu)需要尋找一種方法，可使用的晶體管的后來代 IC 技術(shù)以提高性能。難以收拾的新指示到在 TMS320C54xx 的負(fù)擔(dān)指令集。 16 位 DSP 耗盡形式的“積累”以外的乘法累加器算術(shù)運(yùn)算是在的 TI DSP產(chǎn)品線：由 90 年代中期，德州儀器的架構(gòu)已增加到 130 多個(gè)指示。早些時(shí)候的 TI DSP 犧牲多少性能改善易用性。 C54xx 。 C2xx ，和 39。 C1x ， 39。在新的數(shù)字信號(hào)處理器，實(shí)時(shí)分配確實(shí)知道，能夠在編譯的時(shí)候，但非常認(rèn)真分析和反復(fù)編程往往需要以實(shí)現(xiàn)理想的結(jié)果針對(duì)手機(jī)， TI 的 TMS320C54xx 是于 1994 年開始實(shí)施 。其他不太重要的例子，不確定性包括分支預(yù)測(cè)和數(shù)據(jù)依賴終止功能，如“鴻溝” 。如果您必須采樣值每微秒，那么頁錯(cuò)誤或緩存小姐可能會(huì)導(dǎo)致窗口錯(cuò)過。來源的不確定性，共同在臺(tái)式機(jī)處理器，可能是災(zāi)難性的 DSP 的編程。 DSP 的程序必須維持在實(shí)時(shí)處理率在所有情況下，并在事實(shí)上，程序員必須以某種方式知道，這已經(jīng)完成，使應(yīng)用不失敗領(lǐng)域。昂貴耗電 DSP 的今天已成為在糖豆明天。推進(jìn)技術(shù)共謀，在許多方面為推動(dòng)邊界贊成可編程 DSP 。拉伸的 MPEG 2 從 NTSC 系統(tǒng)（國家電視系統(tǒng)承諾， 開球）決議高清不僅需要 6 倍的處理能力，但在新的藍(lán)色激光的 DVD 技術(shù)的快速讀取數(shù)據(jù)的磁盤。 一個(gè)例子第三起案件是 MPEG 2 視頻壓縮算法用于解碼 DVD 光盤上區(qū)分不一樣圖片決議。實(shí)例數(shù) 2 VoIP （ IP 語音 ）應(yīng)用在四個(gè)渠道籌措支持為SOHO （小型辦公室 /家庭辦公室）的產(chǎn)品，多達(dá) 256 個(gè)或更多合作渠道， （辦事處）的產(chǎn)品。它允許良好在低質(zhì)量的數(shù)據(jù)傳輸速率。 3 . 在更高的數(shù)據(jù)速率，算法類似復(fù)雜可以編程。如下： 1. 在一個(gè)固定的數(shù)據(jù)速率，更復(fù)雜的算法可以編程。提高了時(shí)鐘速度允許更多的教學(xué)籌措期間被處決的固定時(shí)間間隔。由于開發(fā)成本增加，盈虧平衡點(diǎn)是不斷變化的贊成采用可編程架構(gòu)。工作同時(shí)進(jìn)行，以實(shí)現(xiàn) 10 倍性能優(yōu)勢(shì) nonprogrammable 邏輯。 Nonprogrammable 架構(gòu)成功 ceed 的轉(zhuǎn)變時(shí)，左對(duì)二位的功能是一個(gè)小積木，積木，允許其他經(jīng)營同時(shí)。這樣做的理由是，編程是在費(fèi)用：每一個(gè)行動(dòng)，一個(gè)可編程的芯片沒有無論多么簡單的要求取回解碼，執(zhí)行。通常， 最苛刻的應(yīng)用要求可編程架構(gòu)。做 DSP 的需要可編程？ 編號(hào)：這是完全可行的處理數(shù)字信 號(hào)不可編程架構(gòu)?？傊?，最重要的區(qū)別， DSP的技術(shù)特點(diǎn)是，它們的過程實(shí)時(shí)信號(hào)，該信號(hào)可以快或慢，但它們必須實(shí)時(shí)。例如，編碼的高保真音頻掌握的 CD ROM 使用先進(jìn)的數(shù)字信號(hào)親處理算法，但沒有做的工作是在實(shí)時(shí)。并非所有的數(shù)字信號(hào)處理應(yīng)用需要實(shí)時(shí)處理。相反，實(shí)時(shí)應(yīng)用不必快速例如，一所醫(yī)院房間心臟監(jiān)視器不需要快 速（ 30 赫茲樣本率），但并不需要實(shí)時(shí) 。而高利率常常實(shí)時(shí) DSP 的要求被“快” ，快速，實(shí)時(shí)是不同的概念。數(shù)字信號(hào)處理器的設(shè)計(jì)實(shí)時(shí)信號(hào)處理，因此必須能夠進(jìn)程樣本，他們的速度和產(chǎn)生到達(dá)。因此，有什么特殊要求的數(shù)字信號(hào)處理作出從另一個(gè)不同的 DSP 的可編程處理器？基本應(yīng)用 DSP 架構(gòu)的特點(diǎn)是駕駛的要求實(shí)時(shí)信號(hào)處理。那個(gè)技術(shù)和應(yīng)用的數(shù)字信號(hào)處理法，相對(duì)于模擬信號(hào)處理，是很好建立和更為重要的商業(yè)比。的目標(biāo)本文闡明當(dāng)前和未來趨勢(shì)的審查如何利用技術(shù)及應(yīng)用壓力形 DSP 架構(gòu)在過去。事 實(shí)上，精明的分析家們定期預(yù)測(cè)的消亡數(shù)字信號(hào)處理器。因此，比賽以：升壓 DSP 性能，運(yùn)行在可接受的算法成本，開辟新的商業(yè)市場(chǎng)。據(jù)總裁 Will Strauss 先生和首席分析師 Forward Concepts 公司在“數(shù)字信號(hào)處理器出貨量增長了健康百分之二十四在 2021 年，我們預(yù)測(cè)略高增長的 2021 年，在 25 百分之?；?DSP 1 取得 5 MHz 的時(shí)鐘速度快，執(zhí)行 MB 的乘法累積每第二次在 4 個(gè) 時(shí)鐘周期每個(gè) 足以使觸摸聲調(diào)接收過濾器來執(zhí)行實(shí)時(shí)。 NEC 公司由于一個(gè)項(xiàng)目在NEC 公司μ PD7720 ，一個(gè)最成功的 DSP 系列所有的時(shí)間。今天的 DSP 程序員必須精通中不僅數(shù)字信號(hào)處理，而且計(jì)算機(jī)架構(gòu)和軟件工程。在我們周圍汽車 、 數(shù)碼相機(jī) 、 MP3 和 DVD 播放器 、 調(diào)制解調(diào)器等等 都應(yīng)用了 DSP。in digital signal processing,the demands of “”faster/cheaper/lowerpower” have always pushed DSP VLSI. Nick Tredennick. believes that the “l(fā)eadingedge wedge … of zero cost, zeropower, and zerodelay segments of the embedded systems market， ”will drive DSPs to dynamic logic design 附錄 B 中文翻譯 DSP 的發(fā)展 W. PATRICK HAYS 在線出版： 2021年 6月 23日 施普林格科學(xué) +商業(yè)媒體 . 2021 摘要 現(xiàn)在的世界是以信息的傳播、存儲(chǔ)和處理為代表的數(shù)字時(shí)代 。 in a sense, it is the fruition of TI’s 16bit DSP product line, which started with the introduction of the TMS32021 in 1983 and moved through the ’C1x, ’C2x, ’C2xx, and ’C5x generations to the ’C54xx. Although strict patibility wasn’t maintained, the followon architectures were close enough for TI to migrate its growing customer base with each new product generation much as Intel has done with the x86 family. Earlier TI DSPs sacrificed much performance to improve ease of use. Numerous other shortings such as the lack of accumulator guard bits were also rectified over the years. Table 1 shows how the TMS320C54xx has addressed each of the DSP features discussed here. For later parison the TMS320C62xx is also listed. THE 16BIT DSP RUNS OUT OF GASAnother form of “accumulation” other than the multiplyaccumulate arithmetic operation was taking place in the TI DSP product line: by the mid1990s, the TI architecture had grown to more than 130 instructions. New specialized instructions are one way of improving performance—the way early DSPs used to meet cost goals. It became difficult to pack new instructions into the TMS320C54xx’s burdened instruction set. Clock speed can be increased over time but does not take full advantage of advancing technology if the CISC instruction growth continues. Somehow the DSP architecture needed to find a way to use the extra transistors of latergeneration IC technology to increase performance. Deeper pipelining gives little benefit because the deeper pipeline must benefit all critical paths and CISC instructions have many plex critical paths. An alternative strategy, VLIW (very long instruction word) parallelism, boosts performance by executing multiple instructions in parallel. VLIW is relatively ineffective on CISC instruction sets because it’s difficult to identify instructions that are monly executed in parallel. It is also important to note that p