【正文】 同時(shí)，使用 48MHz 有源晶振 的 輸出作為 FPGA 鎖相環(huán)電路。 三個(gè) DSP 的輸入時(shí)鐘 分別 采用有源晶振輸出的 60MHz時(shí)鐘信號(hào)，在 DSP 內(nèi)部通過倍頻電路將 60MHz 時(shí)鐘倍頻到 720MHz 作為 DSP 的 CPU時(shí)鐘。 西安交通大學(xué)碩士學(xué)位論文 14 圖 212 基帶 母 板 電源模塊 2） 時(shí)鐘設(shè)計(jì) 時(shí)鐘設(shè)計(jì)是基帶處理模塊 設(shè)計(jì) 非常重要的環(huán)節(jié)。另外 開關(guān)電源噪聲較大 ，在布線時(shí)電源芯片必須遠(yuǎn)離其他芯片，以免干擾系統(tǒng)正常工作 。 LM26785 的輸入 電壓是 9V，輸出電壓是 5V，最大輸出電流為 5A，最大輸出功耗為 25W。 PT6944 能夠同時(shí) 提供 和 雙路 電壓輸出， 對(duì)應(yīng) 和 的 最大 輸出 電流 均 為 6A，最大輸出功耗為 27W，能夠滿足基帶母板的電流和功耗的要求。 表 21 基帶 母 板主要器件功耗 器件型號(hào) 電壓 （ V） 電流 峰值 （ mA） 數(shù)量 峰值 功耗 (W) DSP( TMS320C6416TGLZ7) 核心電壓 IO 電壓 7 1 31 5 1 7 2 0coreIO II MHz?? 3 FPGA( Stratix2s30F672C5) 核心電壓 IO 電壓 2 4 8 82 0 6 , 2 0 3C oreIO C C P DIII??? 1 FLASH( AM29LV400B) 數(shù)字 155MHz 3 復(fù)位芯片 (MAX708S) 數(shù)字 3 SDRAM( MT48LC4M32B2) 數(shù)字 320 4 LED 燈 數(shù)字 40 6 總計(jì) / / / 由 表 21 的 估算 可以看出基帶母板的峰值功耗約為 。否則， 電源模塊工作不穩(wěn)定將給系統(tǒng)終端帶來不可預(yù)測(cè)的后果，影響系統(tǒng)的正常工作 。 5） FPGA 與 頻譜檢測(cè)子板接口 和 FPGA 與 接收子板的接口的功能和結(jié)構(gòu) 相同。兩個(gè) FIFO 的輸入和輸出位寬都是 16bits，寫時(shí)鐘由中頻接收子板提供，2 認(rèn)知無線電實(shí)驗(yàn)系統(tǒng)終端的硬件設(shè)計(jì)與實(shí)現(xiàn) 13 中頻接收子板將數(shù)據(jù)和時(shí)鐘同步地寫入 FIFO；讀時(shí)鐘由 DSP 提供， DSP 通過 EDMA控制器，異步地將 I 路和 Q 路數(shù)據(jù)讀入接收 DSP 中。 圖 210 使用 FIFO 實(shí)現(xiàn)中頻 接收 子板到接收 DSP 數(shù)據(jù)緩存 圖 211 基帶處理母板到中頻接收子板數(shù)據(jù)接口時(shí)序圖 中頻接收子板將下變頻后的基帶數(shù)據(jù)同步 地 傳輸?shù)?FPGA，同步時(shí)鐘由下變頻器件提供； FPGA 對(duì)數(shù)據(jù)進(jìn)行緩存，再通過 EMIFB 異 步接口將緩存數(shù)據(jù)傳輸至接收 DSP 做基帶的算法任務(wù)處理。 圖 28 使用 FIFO 實(shí)現(xiàn)發(fā)送 DSP 到發(fā)送中頻子板數(shù)據(jù)緩存 西安交通大學(xué)碩士學(xué)位論文 12 圖 29 基帶處理母板到中頻發(fā)送子板數(shù)據(jù)接口時(shí)序圖 4） FPGA 與 接收 子板 接口 同樣 FPGA 實(shí)現(xiàn)了中頻接收子板到接收 DSP 的數(shù)據(jù)緩存 ， 具體實(shí)現(xiàn)如 圖 210 所示。 發(fā)送 DSP 的 EMIFB 口數(shù)據(jù)寫入受 DSP2_CE2 和 DSP2_nWE信號(hào)的控制，異步地將數(shù)據(jù)寫入 FPGA 的 FIFO 中 ，然后 AD9857 和時(shí)鐘 PDCLK 同步地將數(shù)據(jù)從 FIFO 讀出 。 具體實(shí)現(xiàn)如 圖 28 所示。 2 認(rèn)知無線電實(shí)驗(yàn)系統(tǒng)終端的硬件設(shè)計(jì)與實(shí)現(xiàn) 11 圖 26 DSP 與 FPGA 的接口 圖 27 DSP 與 FPGA 接口 (EMIFB 接口 )時(shí)序圖 3） FPGA 與 發(fā)送擴(kuò)展子板接口 FPGA 實(shí)現(xiàn)了發(fā)送 DSP 到中頻發(fā)送子板的數(shù)據(jù)緩存；發(fā)送 DSP 首先 通過 EMIFB接口將數(shù)據(jù)傳輸?shù)?FPGA， FPGA 再 將緩存的數(shù)據(jù)傳輸至中頻發(fā)送子板 完成 數(shù)字上變頻處理。 三個(gè) DSP 使用獨(dú)立數(shù)據(jù)通道和 FPGA 相連 ，因此 FPGA 中數(shù)據(jù)吞吐量 最大可 達(dá)到 240MByte/s 3=720MByte/s；能夠支持這么高的數(shù)據(jù)傳輸速率是因?yàn)?FPGA 內(nèi)部邏輯單元 的并行結(jié)構(gòu)，三個(gè)通道可以同時(shí)工作而不相互干擾。 設(shè)計(jì)中，因?yàn)?FPGA 和 DSP 之間的數(shù)據(jù)流傳輸是突發(fā)性的，因此將 EMIFB 接口設(shè)計(jì)為異步數(shù)據(jù)接口， 接口時(shí)鐘由 DSP 的 CPU 時(shí)鐘分頻后提供 ； FPGA 使用 FIFO 作異步通信的數(shù)據(jù)緩存， FIFO 的 讀寫 時(shí)鐘 由 DSP 的 EMIFB 接口時(shí)鐘 提供 。 圖 25 HPI 接口時(shí)序 2） DSP 與 FPGA 的接口 DSP 與 FPGA 之間的接口是整個(gè) 基帶處理模塊 中數(shù)據(jù)流量最大的接口， 三 個(gè) DSP是并行處理的， 因此要求 并行 地傳輸 數(shù)據(jù) ；同時(shí)， FPGA 和 DSP 之間的 數(shù)據(jù)流傳輸是突發(fā)性的， 數(shù)據(jù) 傳輸 速率要求盡量快，以減小數(shù)據(jù)傳輸延時(shí) ， 提高 數(shù)據(jù) 通道吞吐率。實(shí)驗(yàn)系統(tǒng)將基帶處理模塊三個(gè) DSP 的 HPI 口連在一起，復(fù)用 32bits 的數(shù)據(jù)總線；當(dāng) ARM 發(fā)起通信時(shí)，通過片選信號(hào) HCS選通 DSP 進(jìn)行 數(shù)據(jù)傳輸， HSTROBE信號(hào)由 HCS信號(hào)、 HCNTL0 信號(hào)和 HCNTL1 信號(hào)的 異或 組合邏輯輸出得到，用于鎖存信號(hào) ；當(dāng) DSP 發(fā)起數(shù)據(jù)通信時(shí)，通過外部中斷 HINT 向 ARM 請(qǐng)求中斷，等待 ARM 響應(yīng)中斷后 進(jìn)行 數(shù)據(jù)傳輸。數(shù)據(jù)傳輸過程 是 由 ARM 控制，且傳輸?shù)臄?shù)據(jù)量較大， 因此選擇使用 HPI 接口來連接 DSP 和 ARM。 硬件 接口設(shè)計(jì) 1） DSP 與 主控模塊 ARM 的接口 DSP 與 主控模塊 ARM 的接口 設(shè)計(jì) 如 圖 24 所示。 選用 EP2S30F672C5 型號(hào) FPGA 的原因是： 該 FPGA 提供充足的 IO 通用管腳和 時(shí)鐘鎖相環(huán) (PLL)資源， 方便 與其他器件 建立數(shù)據(jù)通道和 提供穩(wěn)定時(shí)鐘 ； 同時(shí)該 FPGA 擁有大量的存儲(chǔ)空間 和 良好的運(yùn)算處理能力 ，提供強(qiáng)大的 數(shù)據(jù)存儲(chǔ)、交換 和運(yùn)算處理能力 。 TMS320C6416TGLZ7 主要特點(diǎn)如下： 最高工作頻率： 720MHz； 8 級(jí)流水線，最高執(zhí)行指令速度為 5760MIPS； 內(nèi)置 兩個(gè)硬件乘法器，每個(gè)時(shí)鐘周期完成 4 個(gè) 16bit 的乘法運(yùn)算； 16KByte 數(shù)據(jù)和 16KByte 指令 高速緩存 ； 1MByte 可配置片 內(nèi) RAM； 支持 EMIF/ HPI/ GPIO/ McBSP 等 多種 外部通信接口； 總 功耗小于 。 圖 23 認(rèn)知無線電終端基帶處理模塊硬件框架 2 認(rèn)知無線電實(shí)驗(yàn)系統(tǒng)終端的硬件設(shè)計(jì)與實(shí)現(xiàn) 9 主要芯片 選型分析 實(shí)驗(yàn) 系統(tǒng) 終端選用的 DSP (TI TMS3206416TGLZ7)是 TI公司最高端的定點(diǎn) DSP 系列 產(chǎn)品 之一 [15]。 三個(gè)通道的 DSP 分別配備有 FLASH 芯片用于存放啟動(dòng)配置代碼，接收通道和檢測(cè)通道 DSP 配備 32MB 容量的 SDRAM 芯片用于緩存算法處理過程的中間數(shù)據(jù)。 實(shí)驗(yàn)系統(tǒng)終端數(shù)據(jù)吞吐量 非常大，在 DSP 和中頻子板之間 是 高速的并行數(shù)據(jù)傳輸，并且因?yàn)閿?shù)據(jù)傳輸是異步突發(fā)的，需要進(jìn)行數(shù)據(jù)的緩存和突發(fā)檢測(cè)等處理 。 實(shí)驗(yàn)系統(tǒng)終端 采用 全雙工 工作 方式， 并且 實(shí)時(shí)檢測(cè)頻譜空穴和授權(quán)用戶； 算法任務(wù)非常復(fù)雜，而 各種 算法任務(wù)基本 上 都在基帶母板上實(shí)現(xiàn) 。 圖 22 CR 實(shí)驗(yàn)系統(tǒng)終端硬件總體設(shè)計(jì)框圖 西安交通大學(xué)碩士學(xué)位論文 8 論文作者 主要 完成了基帶處理模塊和中頻 各 模塊的硬件電路設(shè)計(jì)和實(shí)現(xiàn)，下面對(duì)基帶處理模塊和中頻模塊詳細(xì)展開闡述。 中頻模塊分為中頻發(fā)送模塊、 中頻接收模塊 和中頻檢測(cè)模塊 ，中頻模塊 包括 了數(shù)字上 /下變頻器 ， 高速的 AD、 DA 器件以及 模擬中頻電路。 負(fù)責(zé)實(shí)現(xiàn)實(shí)驗(yàn)系統(tǒng)終端的 MAC 層及 網(wǎng)絡(luò) 層協(xié)議 ， 同時(shí)還 負(fù)責(zé) 控 制終端的工作狀態(tài)。 DUC)寬帶高速A /D D/A 轉(zhuǎn)換器中頻模塊射頻模塊數(shù)字業(yè)務(wù)模擬業(yè)務(wù) 圖 21 常用的 SDR 系統(tǒng)結(jié)構(gòu)框圖 借鑒 圖 21 的 SDR 系統(tǒng)結(jié)構(gòu)， 認(rèn)知無線電實(shí)驗(yàn)系統(tǒng) 終端采用數(shù)字化中頻方案，將終端劃分為 主控模塊、基帶處理模塊、中頻模塊和 射頻模塊 ，如 圖 22 所示 。由于目前 A/D、 D/A 器件帶寬和處理器處理能力的限制， 要 對(duì) 射頻 信號(hào)采樣比較困難，通常采用對(duì)中頻采樣的 SDR 結(jié)構(gòu)，其系統(tǒng)結(jié)構(gòu)如 圖 21 所示，包括射頻前端、中頻模塊、寬帶 A/D 和 D/A 轉(zhuǎn)換 器、數(shù)字上下變頻器、高速信號(hào)處理器 等。 Equation Chapter (Next) Section 1 2 認(rèn)知無線電實(shí)驗(yàn)系統(tǒng)終端的硬件設(shè)計(jì)與實(shí)現(xiàn) 7 2 認(rèn)知無線電實(shí)驗(yàn)系統(tǒng)終端的硬件設(shè)計(jì)與實(shí)現(xiàn) 基于軟件定義無線電的 實(shí)驗(yàn)系統(tǒng) 終端硬件 架構(gòu) 設(shè)計(jì) 軟件定義無線電 (Software Defined Radio, SDR)的基本思想是以 一個(gè) 通用、標(biāo)準(zhǔn) 化 、模塊化的 硬件平臺(tái)為依托，通過軟件編程來實(shí)現(xiàn)無線電臺(tái)的各種功能，從基于硬件、面向用途的電臺(tái)設(shè)計(jì)方法中解放出來。 第 五 章是 認(rèn)知無線電 實(shí)驗(yàn)系統(tǒng) 終端的軟件、硬件 測(cè)試 結(jié)果 。 第 三 章 根據(jù)認(rèn)知無線電實(shí)驗(yàn)系統(tǒng)的設(shè)計(jì)目標(biāo)，分析在實(shí)驗(yàn)系統(tǒng) 終端 運(yùn)行的算法任務(wù) 的 復(fù)雜 度及實(shí)時(shí)性要求，提 出 算法任務(wù) 分配方案 ；結(jié)合實(shí)驗(yàn)系統(tǒng) 終端 的 3DSP+FPGA架構(gòu) ，提出 基于實(shí)時(shí)多任務(wù)系統(tǒng)內(nèi)核的 多任務(wù)程序框架，保證各算法的實(shí)時(shí)性要求。 第 二 章 給出 實(shí)驗(yàn)系統(tǒng) 終端 的 硬件 設(shè)計(jì)及 實(shí)現(xiàn)方案 。結(jié)合認(rèn)知無線電實(shí)驗(yàn)系 統(tǒng)的軟、硬件環(huán)境，提出 適用于 認(rèn)知無線電 實(shí)驗(yàn)系統(tǒng)的降低 OFDM 信號(hào)峰均比 算法，解決高峰均比導(dǎo)致系統(tǒng) 誤碼 性能下降 的 問題。 5） 參與 各個(gè)模塊的調(diào)試和無線通信鏈路的聯(lián)合調(diào)試， 參與各基帶數(shù)據(jù)處理算法 及認(rèn)知 算法的 調(diào)試 ，協(xié)助項(xiàng)目組成員 總結(jié) 調(diào)試結(jié)果和 調(diào)試文檔。 4） 完成認(rèn)知無線電實(shí)驗(yàn)系統(tǒng)終端的 基帶 軟件框架設(shè)計(jì)。 3） 完成 認(rèn)知無線電實(shí)驗(yàn)系統(tǒng) 終端的 硬件 設(shè)計(jì) 。學(xué)習(xí) SDR 技術(shù)和 OFDM 技術(shù)， 總結(jié) 和 比較各種認(rèn)知無線電系統(tǒng)的實(shí)現(xiàn)方案。 論文的主要工作和內(nèi)容安排 論 文作者參與了 國家“ 863” “認(rèn)知無線電技術(shù)研究”項(xiàng)目 （ 20xxAA123910） 的研究工作， 主要負(fù)責(zé)第二版認(rèn)知無線電實(shí)驗(yàn)系統(tǒng) 終端 的設(shè)計(jì)與實(shí)現(xiàn) 。 第三層超幀是 CR 終端中 DSP和 ARM 主控模塊數(shù)據(jù)交互的基本單元， 1 個(gè)超幀由 32 個(gè)復(fù)幀組成，超幀的幀頭 (第一個(gè)復(fù)幀 )包含 突發(fā)同步信息，功率控制信 息等，超幀長(zhǎng)度為 。最底層 OFDM 幀是 實(shí)驗(yàn)系統(tǒng)基帶 OFDM 調(diào)制的基本數(shù)據(jù)單元，幀 長(zhǎng) 與 OFDM 子載波數(shù)有關(guān)，子載波數(shù) N=64 時(shí)，幀 長(zhǎng) 為 ； N=256 時(shí)，幀長(zhǎng) 為 50us。 數(shù)據(jù)幀 結(jié)構(gòu) 如 圖 13 所示。 實(shí)驗(yàn)系統(tǒng) 網(wǎng)絡(luò) 中 包括 認(rèn)知 用戶 終端 和中心控制節(jié)點(diǎn) ， 認(rèn)知 用戶 和 中心控制節(jié)點(diǎn) 之間 使用 專用 控制信道 和專用信令幀 進(jìn)行信令的傳輸； 信令 幀結(jié)構(gòu)如 圖 12 所示。但是對(duì)應(yīng)在室外環(huán)境， 信號(hào)的最大時(shí)延擴(kuò)展較大， 多徑影響嚴(yán)重，必須使用更大的子載波數(shù)來消除符號(hào)間干擾，此時(shí) OFDM 調(diào)制解調(diào)算法較復(fù)雜 。 西安交通大學(xué)碩士學(xué)位論文 4 表 12 第二版 認(rèn)知無線電實(shí)驗(yàn)系統(tǒng) OFDM 參數(shù) 系統(tǒng)參數(shù) 名稱 室內(nèi)環(huán)境 下參數(shù)值 室外移動(dòng)環(huán)境 下參數(shù)值 最大時(shí)延擴(kuò)展 （對(duì)應(yīng) 150m 路徑差） （對(duì)應(yīng) 600m 路程差） 保護(hù)間隔 10us 有用符號(hào)持續(xù)周期 10us 40us OFDM 符號(hào)周期 (插 CP 后 ) ＝ 10us＋ 50us 子載波頻率間隔 1/10us=100kHz 1/40us=25kHz 子載波數(shù) N CP 點(diǎn)數(shù) G 16 64 可用子載波個(gè)數(shù) 64 約為 52 256 ≈ 204 導(dǎo)頻子載波個(gè)數(shù) 8 32 數(shù)據(jù)子載波個(gè)數(shù) 44 176 ODFM 符號(hào)速率 1/()=80kBauds 1/(50us)=20kBauds 可用符號(hào)總的符號(hào)速率 總的有效符號(hào)速率 針對(duì)實(shí)驗(yàn)系統(tǒng)終端所處的通信環(huán)境不同， 實(shí)驗(yàn)系統(tǒng)提供 兩套 OFDM 工作參數(shù) 。 表 11 認(rèn)知無線電實(shí)驗(yàn)系統(tǒng)參數(shù) 系統(tǒng)參數(shù)名稱 第一版 實(shí)驗(yàn) 系統(tǒng)參數(shù)值 第二版 實(shí)驗(yàn) 系統(tǒng)參數(shù)值 組網(wǎng)方式 以太網(wǎng)結(jié)構(gòu) 有中心控制節(jié)點(diǎn)的分布式 多小區(qū) 網(wǎng)絡(luò) 網(wǎng)絡(luò) 覆蓋范圍 (半徑 ) 300m 每個(gè)小區(qū) 覆蓋 300m 雙工方式 FDD FDD 多址方式 FDMA FDMA 星座圖映射 QPSK QPSK/16QAM 調(diào)制方式 OFDM(64 子載波 ) OFDM(64/256 子載波 ) 基帶信息傳輸速率 模擬中頻頻率 36MHz 36MHz 射頻工作頻段 614~734MHz 614~734MHz 信道帶寬 8MHz 8MHz 信道上下行間隔 32MHz 32MHz 為了更好的驗(yàn)證認(rèn)知無線電技術(shù)中頻譜資源的動(dòng)態(tài)管理 ， 實(shí)驗(yàn)系統(tǒng) 重新設(shè)計(jì)了